2026年电子信息工程专升本数字电路与逻辑设计模拟试卷

2026年电子信息工程专升本数字电路与逻辑设计模拟试卷考试时长：120分钟满分：100分一、单选题（总共10题，每题2分，总分20分）1.在二进制补码表示法中，-1011的十进制表示为（）A.-11B.-5C.-15D.-192.下列逻辑门中，具有“输入全高则输出低，否则输出高”特性的门是（）A.与门B.或门C.非门D.与非门3.一个8位的D触发器，其时钟信号CLK上升沿触发，若初始状态Q=0，输入D=1，则下一个时钟周期Q的值为（）A.0B.1C.0D.不确定4.下列编码方式中，属于有权编码的是（）A.BCD码B.余三码C.格雷码D.ASCII码5.在组合逻辑电路中，下列哪项描述是正确的？（）A.输出状态仅取决于当前输入状态B.输出状态受时钟信号控制C.具有记忆功能D.输出状态受反馈信号影响6.下列逻辑表达式化简结果为Y=A⊕B的是（）A.Y=(A+B)(A+B)B.Y=(A+B)(A+B)C.Y=(A+B)(A+B)D.Y=(A+B)(A+B)7.在JK触发器中，若J=K=1，则触发器的工作模式为（）A.置位B.复位C.计数D.保持8.下列存储器中，属于易失性存储器的是（）A.ROMB.RAMC.EPROMD.PROM9.在全加器电路中，若A=1，B=1，Cin=1，则输出Sum和Cout的值为（）A.Sum=0，Cout=0B.Sum=1，Cout=0C.Sum=0，Cout=1D.Sum=1，Cout=110.下列电路中，属于时序逻辑电路的是（）A.编码器B.译码器C.寄存器D.数据选择器二、填空题（总共10题，每题2分，总分20分）1.二进制数10110转换为十进制数为________。2.逻辑表达式A⊕B的与非门实现形式为________。3.D触发器的特性方程为Q(t+1)=________。4.8位二进制数能表示的最大无符号整数为________。5.全加器中，输出Sum的表达式为________。6.时序逻辑电路的基本单元是________。7.余三码的编码特点是________。8.JK触发器在J=0，K=0时的功能为________。9.RAM的中文全称为________。10.4位二进制计数器能表示的最大十进制数为________。三、判断题（总共10题，每题2分，总分20分）1.二进制数1001比1010大。（）2.逻辑门电路的输出信号始终比输入信号延迟。（）3.T触发器是JK触发器的一种特殊形式，其J和K端始终连接在一起。（）4.BCD码是一种无权编码方式。（）5.组合逻辑电路的输出状态与输入状态无关。（）6.D触发器具有记忆功能，而与门没有。（）7.余三码比BCD码更易实现加减运算。（）8.全加器能实现两个1位二进制数的加法运算。（）9.ROM是可编程的，但内容写入后不可更改。（）10.时序逻辑电路的输出状态仅取决于当前输入状态。（）四、简答题（总共4题，每题4分，总分16分）1.简述二进制补码的表示方法和运算规则。2.解释什么是时序逻辑电路，并举例说明其与组合逻辑电路的区别。3.描述JK触发器的四种工作模式及其对应的J、K输入条件。4.说明全加器的工作原理，并写出Sum和Cout的表达式。五、应用题（总共4题，每题6分，总分24分）1.设计一个3位二进制计数器，要求能从000计数到111，并画出其状态转换图。2.用与非门实现逻辑表达式Y=(A⊕B)C，并写出逻辑电路图。3.分析一个由JK触发器构成的4位异步二进制减法计数器，说明其工作原理。4.设计一个组合逻辑电路，输入为A、B两个2位二进制数，输出为A+B的进位信号，并写出真值表。【标准答案及解析】一、单选题1.B解析：二进制补码中，-1011=2^4-1011=16-11=5（十进制）。2.D解析：与非门逻辑为“输入全高则输出低，否则输出高”。3.B解析：D触发器在上升沿将D端值锁存到Q端，D=1则Q=1。4.A解析：BCD码是有权编码，每个位都有固定权重；余三码、格雷码、ASCII码均无权。5.A解析：组合逻辑电路输出仅取决于当前输入，与时钟或记忆无关。6.C解析：Y=A⊕B=(A+B)(A+B)，化简后为C选项。7.C解析：JK=1时，触发器为计数模式，每个时钟周期翻转一次。8.B解析：RAM是易失性存储器，断电后数据丢失；ROM、EPROM、PROM为非易失性。9.D解析：全加器逻辑：Sum=A⊕B⊕Cin，Cout=(A⊕B)Cin+A(B+Cin)。10.C解析：寄存器是典型的时序逻辑电路，具有记忆功能。二、填空题1.22解析：10110=1×2^4+0×2^3+1×2^2+1×2^1+0×2^0=16+4+2=22。2.(A+B)'•(A'+B')解析：A⊕B=(A+B)(A'+B')，用与非门实现需取反。3.D(t)解析：D触发器特性方程为Q(t+1)=D(t)。4.255解析：8位二进制无符号数最大为11111111=255（十进制）。5.A⊕B⊕Cin解析：全加器Sum=A⊕B⊕Cin。6.触发器解析：时序逻辑电路的基本单元是触发器。7.每个编码位权重为3解析：余三码是BCD码加3（0011），如0的余三码为0000+0011=0011。8.保持解析：JK=00时，触发器保持原状态。9.RandomAccessMemory解析：RAM的中文全称是随机存取存储器。10.15解析：4位二进制计数器最大为1111=15（十进制）。三、判断题1.×解析：1001=9，1010=10，1010比1001大。2.×解析：理想逻辑门无延迟，实际电路存在传输延迟。3.√解析：T触发器是JK触发器J=K的特例，每时钟翻转一次。4.×解析：BCD码是有权编码，每位权重为1、2、4、8。5.√解析：组合逻辑电路输出仅取决于当前输入，与时序无关。6.√解析：D触发器有记忆功能，与门无记忆功能。7.√解析：余三码加减运算可直接用BCD码电路实现，无需调整。8.√解析：全加器能实现1位二进制加法及进位。9.√解析：ROM是可编程，但写入后不可更改（除特殊类型）。10.×解析：时序逻辑电路输出还受内部状态影响。四、简答题1.二进制补码表示方法：正数补码与原码相同，负数补码为原码取反加1。运算规则：加法用补码直接相加，减法用被减数补码加减数补码取反加1。2.时序逻辑电路：输出状态不仅取决于当前输入，还受内部状态影响，具有记忆功能（如触发器）。组合逻辑电路：输出仅取决于当前输入，无记忆功能（如与门、或门）。3.JK触发器工作模式：-J=0，K=0：保持（Q(t+1)=Q(t)）；-J=0，K=1：复位（Q(t+1)=0）；-J=1，K=0：置位（Q(t+1)=1）；-J=1，K=1：计数（Q(t+1)=Q(t)'）。4.全加器工作原理：输入A、B、Cin，输出Sum（本位和）、Cout（进位）。Sum=A⊕B⊕Cin，Cout=(A⊕B)Cin+A•B。五、应用题1.3位二进制计数器状态转换图：初始状态000→001→010→011→100→101→110→111→000（循环）。电路实现：用三个D触发器串联，每个触发器Q端连接下一个触发器的CLK输入。2.Y=(A⊕B)C与非门实现：逻辑表达式：Y=(A⊕B)C=(A+B)(A'+B')C。电路图：```A───┤───┤───Y│││├─┤├─┤B───┤│││││└─┤┤││└─┤│├─C│└───```3.异步二进制减法计数器：JK触发器J=K=1，每个触发器CLK接前一个触发器的Q'端。初始状态1111→1110→1101→...→0000（循环）。工作原理：高位触发器在Q'变低时翻转，实现减法计数。4.A+B进位信号设计：真值表