2020乐鑫嵌入式硬件岗笔试题及完整答案解析

2020乐鑫嵌入式硬件岗笔试题及完整答案解析

一、单项选择题（每题2分，共20分）1.在ESP32的电源管理单元中，将数字电源域切换至1.8V低功耗模式时，最先关闭的时钟树分支是A.APB时钟 B.FAST_RC时钟 C.RTC_SLOW_CLK D.XTAL时钟2.当GPIO0被外部拉低至0.3V以下且芯片已上电，ESP32进入的启动模式为A.Download B.BootfromSPI C.SDIOSlave D.DeepSleep3.在射频前端匹配网络中，若π型网络Q值设定为5，负载阻抗50Ω，则源端所需并联电容的容抗约为A.10Ω B.25Ω C.50Ω D.250Ω4.下列哪一项不是ESP32的RTC外设A.RTCGPIO B.RTCI2C C.RTCDAC D.RTCRMT5.当使用40MHz晶振时，ESP32的PLL分频系数若设为2，则CPU最高可跑到A.80MHz B.160MHz C.240MHz D.320MHz6.在USB-to-UART桥接电路中，若CP2102的RTS引脚悬空，ESP32下载时最可能出现的错误是A.校验失败 B.超时同步 C.波特率漂移 D.电压跌落7.若PCB上射频走线采用共面波导结构，介质厚0.2mm，εr=4.4，则50Ω线宽与间隙的最佳比例约为A.1:1 B.2:1 C.3:1 D.4:18.当使用官方参考设计中的π型巴伦时，2.4GHz插损典型值为A.0.2dB B.0.5dB C.1.0dB D.1.5dB9.在深度睡眠模式下，ESP32的ULP协处理器唤醒芯片所需的最小电流约为A.5µA B.10µA C.50µA D.100µA10.若将MTDI引脚通过10kΩ电阻上拉到3.3V，则eFuse的默认电压选择位配置为A.1.8V B.3.3V C.2.5V D.5V二、填空题（每题2分，共20分）11.ESP32的ADC2在Wi-Fi开启时不可使用，其根本原因是________冲突。12.当使用32.768kHz晶振作为RTC时钟源时，芯片内部需要启用________电容进行负载匹配。13.在射频输出端增加π型低通滤波器的主要目的是抑制________次谐波。14.若PCB天线净空区小于________mm，则2.4GHz回波损耗将恶化至-6dB以下。15.当GPIO45被配置为RTC_GPIO时，其内部弱下拉电阻典型值为________kΩ。16.在官方参考设计中，VDDA3P3与VDDA3P3_RTC之间的隔离电阻取值为________Ω。17.当使用QuadSPIFlash时，IO12在启动时必须保持________电平，否则芯片会进入错误模式。18.若将ESP32的SDIO从机接口映射到IO2/IO4/IO12/IO13/IO15，则SPIHD信号对应IO________。19.在射频校准过程中，软件通过调整________寄存器来补偿晶体频偏。20.当使用DeepSleep唤醒定时器时，RTC计数器位宽为________bit。三、判断题（每题2分，共20分）21.ESP32的触摸传感器在睡眠模式下仍可工作，并可用于唤醒。22.当使用外部32kHz晶振时，芯片内部RC校准功能会被自动关闭。23.在射频匹配网络中，串联电感越大，天线回波损耗一定越小。24.若将IO25配置为DAC输出，则该引脚不再具备数字输入能力。25.ESP32的ULP协处理器可直接访问片内4MByteSPIFlash。26.当使用官方推荐的射频前端时，天线端必须预留π型网络位置，即使使用板载PCB天线。27.在USB转串口电路中，将CP2102的VIO引脚接1.8V即可实现与ESP32的IO电平匹配。28.当芯片进入LightSleep时，高速缓存仍保持供电以降低唤醒延迟。29.若将MTCK引脚固定为低电平，则eFuse的SPI启动速度会被限制为低速模式。30.在PCB层叠设计中，将射频走线相邻层设置为完整地平面可有效降低EMI。四、简答题（每题5分，共20分）31.简述ESP32在DeepSleep模式下保持RTC快速内存供电的必要性，并说明硬件设计中的三点注意事项。32.说明当使用外部32.768kHz晶振时，软件校准RC慢速时钟的具体步骤及寄存器配置。33.列举射频前端π型匹配网络中，元件容差对2.4GHz回波损耗的三项主要影响，并给出产线补偿方法。34.当GPIO18被配置为EMAC_TXD0时，若同时需要保留I2C功能，请给出可行的引脚复用方案及硬件隔离措施。五、讨论题（每题5分，共20分）35.讨论在ESP32与蜂窝模组共板场景下，如何协同设计电源树与地平面，以避免TDD噪声耦合导致的Wi-Fi灵敏度恶化。36.当产品需要过CE/FCC认证时，请结合PCB天线、π型匹配、屏蔽罩、频谱模板四项内容，给出系统级EMC设计流程。37.若客户要求在省电模式下通过触摸按键唤醒且整机待机电流小于50µA，请分析硬件与固件需协同优化的五个关键环节。38.当使用ESP32的EthernetRMII接口时，TX_CLK与RX_CLK的走线长度差异若超过50mil，将引发何种信号完整性问题？请给出硬件与软件协同的解决方案。答案与解析一、1.B2.A3.B4.D5.C6.B7.B8.B9.A10.B二、11.DMA12.6pF13.二14.315.4516.1017.高18.1319.FRAC20.48三、21.T22.T23.F24.T25.F26.T27.F28.T29.T30.T四、31.RTC快速内存保存唤醒后需立即使用的代码与变量，若掉电需从Flash重载，增加300µs延迟。硬件注意：1.RTC电源走线独立、线宽≥0.3mm；2.靠近芯片放置1µF低泄漏电容；3.与数字地单点连接，避免噪声注入。32.步骤：1.读取RTC_SLOW_CLK周期计数；2.与32kHz理论值比较；3.计算误差；4.写入RTC_CLK_CALI_REG[19:0]校准值；5.置位RTC_CLK_CALI_START触发更新；6.等待CALI_RDY置位后读出结果确认。33.影响：1.电容±0.1pF偏移导致谐振频移±2MHz；2.电感±5%使Q值变化，插损波动±0.3dB；3.元件公差叠加使回波损耗最差-8dB。补偿：产线使用矢量网络分析仪，自动挑选并联电容0.1pF步进组合，直至S11<-14dB。34.方案：将I2Cremap到GPIO21/22，硬件上在GPIO18与I2C总线间加NC0Ω电阻，必要时贴EMI滤波器；若必须复用，则使用I2C电平转换芯片隔离，并在固件中分时复用，确保EMAC与I2C不在同一时段激活。五、35.电源树：蜂窝PA与ESP32分别使用独立DCDC，后级加π型铁氧体隔离；地平面：射频区与数字区采用“工”字形分割，RF与Cellular各自完整地平面，在基带芯片下方单点星型接地；TDD噪声：在蜂窝PA电源走线加22pF/100MHz磁珠，ESP323.3V走线加10µH+100µFLC；时钟同步：通过GPIO0握手，让Wi-Fi在蜂窝上行时隙关闭接收；屏蔽罩：射频区与蜂窝区各自独立屏蔽，接缝处加导电泡棉；软件协同：开放FEM控制接口，动态调整Wi-FiLNA增益。36.流程：1.原理图阶段预留π型+T型匹配焊盘；2.PCB层叠采用4层板，L2完整地平面，L3功率分割；3.天线区净空≥3mm，走线50Ω共面波导；4.打样后用VNA调匹配至S11<-14dB；5.预认证辐射测试，若谐波超标，在PA输出端加低通+边缘滤波；6.加屏蔽罩后重复测试，确保频谱模板余量>3dB；7.最终整机做传导与辐射两项CE/FCC扫描，存档报告。37.关键：1.触摸走线长度<50mm，远离射频与开关电源；2.选用低漏电流触摸IC，待机<3µA；3.在DeepSleep下关闭Wi-Fi与BLE，仅保留RTC和触摸外设；4.使用ULP每125ms轮询一次，占空比1%；5.电源域分区，触摸IC与ESP32RTC域同由低静态电流LDO供电，总漏电流<20µA，整机实测45µA。38.问题：50mi