【《PWM模块的版图设计案例分析》4000字】

PWM模块的版图设计案例分析目录TOC\o"1-3"\h\u25600PWM模块的版图设计案例分析 1140351.1PWM模块电路分析 1112981.2模块版图设计 4176141.2.1比较器模块版图设计 528631.2.2偏置电路模块版图设计 12226041.3数字逻辑部分版图设计 13235281.4PWM模块总体版图设计 171.1PWM模块电路分析在开始PWM模块版图设计之前，需要对电路按子模块进行划分并分析其作用。如图1.1为上层功能电路图，其中圈出来的部分为PWM模块，该电路构成D类音频功率放大器，简称D类功放或数字功放。通常D类功率放大器由调制器、放大器、低通滤波器组成。其工作原理是先把前置放大器产生的电压进行放大然后比较音频信号与三角波信号，PWM信号在比较器的输出端产生并将PWM信号用功率放大器进行放大，然后使用LC低通滤波器过滤掉不需要的高频分量，最后，经过滤波后的纯净音频信号就能驱动扬声器使之发出声音[15]。在本设计中PWM调制模块在上层电路中的作用是将模拟信号转化为数字PWM信号输出。PWM模块PWM模块图1.1上层电路功能图图1.2PWM模块电路图如图1.2所示为PWM模块总体电路图，下面将对其进行划分并分析其功能。时钟模块如图1.3所示，OSC振荡器产生的CLK信号经过两级反相器，在反相器中间加了两个电容延缓电压上升的时间，这里增加了几个虚设电容以方便后续修改。在经过施密特触发器将模拟信号波形整形为数字信号波形，再经过两级反相器，通过与非或非逻辑运算，产生一个时钟信号。图1.3时钟电路图偏置电路模块如图1.4所示，偏置电路为电路中各个子模块提供电流，使能端EN通过两级反相器提供使能信号。m（MOS管的数量）=1对应5微安的电流。图1.4偏置电路图比较器模块及数字逻辑部分图1.5比较器模块图1.6数字逻辑电路图如图1.5及图1.6所示，VSAW为OSC振荡器通过处理产生的固定频率三角波信号，IN1为全电路输出差模信号经过前级放大器放大的反相输出端，IN2是全电路输入差模信号经过前级放大器放大的同相输出端，VBYP为VDD的电阻分压，大小为1/2VDD，COMP模块为轨到轨输入的折叠式运放，VBYP决定电路工作的静态点；由于运放增益较大，只需要很小的差模信号就使输出达到VDD(高电平)或者GND（低电平），功能成为比较器。实际全电路输入差模信号经过全差分放大器放大，全差分放大器的输出与三角波VSAW比较，当全差分放大器的输出超过三角波VSAW时，折叠式输出由0变为1；当全差分放大器的输出小于三角波VSAW时，输出由1变为0。并于EN信号进行逻辑运算，产生COMP信号，COMP信号通过时钟CLK决定的传输门（将上升下降沿错开），和CLK信号进行逻辑运算最后产生驱动Driver（功率管）的PWM栅信号。1.2模块版图设计一个好的布局会为的版图设计带来巨大的便利，由于上文对平面布局规划做过详细的解释。总体思路为对电路进行划分后先完成电路中子模块的版图设计并通过验证再到总体版图设计中进行调用，期间合理使用上文提到的匹配技巧，最后完成子模块间的互连。在拿到一个新的电路时，要按照电路要求进行版图的设计，首先就要有一个全局的规划。在设计模块版图之前，就应该把整体版图形状以及面积，进行一个大致的规划，然后再根据这个全局规划的面积以及形状去设计版图中的其他子模块。图1.7为PWM模块整体布局规划，里面可以清晰的看到每个模块所在位置。图1.7PWM模块全局规划1.2.1比较器模块版图设计如图1.8所示为比较器模块电路图，整个电路都是由PMOS管和NMOS管互相搭配组成。图1.8比较器模块电路图首先对其进行划分再分别绘制，由上到下依次为两个PMOS电流镜子模块，PMOS差分对子模块，NMOS差分对子模块，两个PMOS电流镜子模块。EDABCEDABC图1.9PMOS电流镜首先是PMOS电流镜子模块的绘制，如图1.9为方便说明对MOS管进行编号。可以看出上面A、B、C三个PMOS管尺寸完全相同，同样下面D和E两个PMOS管也是如此。但同时注意到上下两种PMOS管的参数中W即沟道宽度是一样的，那么说明在绘制时图中这5个PMOS管可以放在一起。根据图中参数可知上面三个PMOS管的m=16，即16个PMOS管并联，下面的PMOS管的m=4，那么版图中需要绘制一共3*16+2*4=56个PMOS管。在前文中提到对于电流镜需要特定的匹配，由于器件较多采用的是轴对称匹配，图1.10（a）为匹配示意图。这样的布局方式不仅可以大大节省空间，同时还使整个子模块看起来美观对称。值得注意的是在此模块中MOS管的尺寸较大数量较多，需要在每一行中间加一层衬底以减小寄生电阻。再之后就是模块内的布线互联，将各个MOS管的栅极、源极、漏极、衬底按照电路图进行相应的连接。连线时在考虑完成连接关系的同时尽量保证布线整洁对称完成布线后需要加一圈环型衬底，布局布线效果如图1.10（b）所示。图1.10（a）电流镜匹配示意图图1.10（b）电流镜版图接下来是PMOS管差分对子模块的绘制，如图1.11所示可以看出是4个完全相同的PMOS管其中m=2，即2个PMOS管并联。那么在版图中需要绘制8个PMOS管，在上文中提到为缓解工艺梯度和热梯度效应，同样也要对其进行匹配。DBACDBAC图1.11差分对模块电路图图1.11（a）为匹配示意图，采用上文提到的中心对称方式。因为在AB两个PMOS管两侧有CD两个PMOS管，已经可以保证更好的一致性环境，所以不用额外的再在其两侧增加虚设器件（dummy管）。布局之后就是布线，衬底外连出来的3根m1层金属线，不仅把8个PMOS管的栅极，源极，漏极按照电路图分别相连，同时为接下来与其他器件布线提供了便利，最后按照上文需要绘制保护环将整个差分对模块包围起来如图1.11（b）所示。那么NMOS差分对子模块也是采用相同的绘制方式，如图1.12所示。图1.11（a）差分对匹配示意图图1.11（b）差分对版图图1.12NMOS差分对版图图1.13为NMOS管电流镜子模块为方便说明同样将其进行编号，其的处理方式与PMOS管子模块相似，但由于PMOS管与NMOS管的尺寸不同，考虑到COMP模块的整体理想布局。将采用如下的设计方式，将C号NMOS管单独拿出来绘制如图1.14（a）和1.14（b）分别为其版图和匹配示意图，ABDE放在一起进行绘制，还是采用轴对称匹配，图1.15（a）和图1.15（b）分别为匹配示意图及其版图，其中2代表两个相同的MOS管。ABEDCABEDC图1.13NMOS电流镜电路图1.14（a）C号MOS管版图图1.14（b）C号MOS管匹配图图1.15（a）ABDE号MOS管匹配示意图图1.15（b）ABDE号MOS管版图到此COMP模块中各个子模块绘制完成，接下来完成模块总体的布局布线。考虑到上文中平面布局中的主要因素，如图所示是的布局规划，尽可能摆放成一个规则的几何形状如图1.16（a）。在子模块之间的预留的空间中进行布线互连，注意电路图中的架空连线，图1.17（b）为最后完成COMP模块版图。图1.16（a）比较器总体规划图图1.17（b）比较器模块版图因为在之后PWM模块版图设计中可以调用COMP比较器模块，为避免错误累积导致难以修改，COMP模块版图设计完成后，需要先对其进行DRC与LVS验证。在后续总体版图设计中可以直接调用，如图1.18所示大部分验证结果都显示正确说明通过DRC验证。图1.19所示在结果栏呈现出一个绿色的√和笑脸则时表示LVS验证已经通过。图1.18比较器模块DRC验证图1.19比较器模块LVS验证1.2.2偏置电路模块版图设计电阻PMOS电流镜反相器NMOS电阻PMOS电流镜反相器NMOS电流镜图1.20偏置电路如图1.20所示为偏置电路模块的电路图，同样的对其进行划分并标出，由上自下依次是PMOS电流镜子模块，电阻模块，NOMS电流镜模块以及两个反相器。按照信号关系将模块进行布局如图1.21（a）所示。而电阻的处理方式和上文中提到的相同采用指状交叉连线，同时在电阻两边分别加了dummy管起到保护的作用，最终版图如图1.21（b）所示。图1.21（a）布局示意图图1.21（b）偏置电路版图1.3数字逻辑部分版图设计在之前分析PWM模块电路时注意到，电路图中数字逻辑电路部分有着尺寸相同的反相器、与非门和或非门。可以先将这几个固定尺寸的逻辑门电路绘制出来放入自己创建的库中，以便后续直接调用。数字电路中几乎没有需要匹配的器件，对于数字电路更多注意要预留出空间进行布线。在数字逻辑部分需要用到的门电路有反相器inv、反相器inv21、反相器inv52、与非门nand222、或非门nor221。由于电路的设计不同，所以在利用到反相器也会有很大的不同，此次电路设计的就有不同反相器，这三种反相器只是MOS管的尺寸不太一样，设计和使用功能是一样的。同样这些器件通过DRC和LVS验证，保证在总体布局布线验证中不会出错。最终成果图如图1.22、1.23、1.24、1.25、1.26所示。（a）（b）（c）图1.22（a）（b）（c）inv反相器的电路符号图、电路图、版图（a）（b）（c）图1.23（a）（b）（c）inv21反相器的电路符号图、电路图、版图（a）（b）（c）图1.24（a）（b）（c）inv52反相器的电路符号图、电路图、版图（a）（b）（c）图1.25（a）（b）（c）nand222与非门的电路符号图、电路图、版图（a）（b）（c）图1.26（a）（b）（c）nor221或非门的电路符号图、电路图、版图在之前的版图规划中，预想将时钟信号模块如图1.27进行一定的处理划分。原本为了方便连线应该将其依次排列布局，但这里考虑到与其他模块进行互联以及保证整体版图的对称性，将其进行如图1.28（a）所示的布局，这里的电容是MOS管电容所以不用进行匹配。最后在布局如图1.28（b）所示，在这里预留出空间以便后续布线。电容1电容12图1.27时钟模块电路图图1.28（a）时钟模块布局图图1.28（b）时钟模块版图如图1.29所示的电路图，在之前的版图规划中为了方便连线应该将其按次序布局绘制，由于逻辑门器件尺寸不同在布局时需要定期进行DRC检查避免大幅度修改的情况出现，将其进行如图1.30所示的布局。在布局时，预留出空间以便后续布线。在布线时采用上文提到的跳线法进行布线，以避免天线效应的发生。同样的另外一部分完全相同的数字逻辑电路也按照这种方式进行布局布线。图1.29数字逻辑部分电路图图1.30数字逻辑部分版图1.4PWM模块总体版图设计在完成所有子模块的绘制后开始总体版图设计，按照信号关系偏置电路与各个模块均有联系，所以将偏置电路放在整体的中间位置。比较器模块则按照对称关系放置在偏置电路两端，与其相连的数字逻辑电路则放