2026年软件工程专升本计算机组成原理单套试卷

2026年软件工程专升本计算机组成原理单套试卷考试时长：120分钟满分：100分一、单选题（总共10题，每题2分，总分20分）1.在计算机中，用于暂时存放指令和数据的是（）A.寄存器B.磁盘C.运算器D.存储器2.CPU中，用于暂存指令的寄存器是（）A.ARB.PCC.IRD.MAR3.下列存储器中，访问速度最快的是（）A.RAMB.ROMC.CacheD.硬盘4.计算机中，数据传输的基本单位是（）A.位（bit）B.字节（Byte）C.字（Word）D.块（Block）5.在冯•诺依曼体系结构中，指令和数据存储在同一个存储器中，其特点是（）A.指令和数据不可区分B.指令和数据必须区分C.指令和数据只能顺序存储D.指令和数据只能随机存储6.CPU的时钟频率是指（）A.每秒执行的指令数B.每秒能处理的字节数C.每秒能处理的运算次数D.每秒震荡的次数7.I/O设备与CPU之间的数据传输方式不包括（）A.程序查询方式B.中断方式C.DMA方式D.缓冲方式8.在总线结构中，若多个设备共享同一总线，则必须解决（）A.速度匹配问题B.信号冲突问题C.功耗匹配问题D.时序匹配问题9.Cache的命中率主要取决于（）A.Cache容量B.主存容量C.CPU速度D.程序访问模式10.下列指令格式中，不属于CISC指令集的是（）A.R型指令B.I型指令C.J型指令D.V型指令二、填空题（总共10题，每题2分，总分20分）1.计算机中，运算器的主要功能是进行______和______。2.CPU主要由______、______和______三部分组成。3.存储器的地址译码方式分为______和______两种。4.总线按传输信息类型可分为______、______和______三种。5.Cache的工作原理是______。6.I/O设备控制方式包括______、______和______。7.在冯•诺依曼体系结构中，指令的格式通常包括______和______两部分。8.CPU的时钟周期是指______的倒数。9.DMA方式的主要优点是______。10.指令流水线技术可以提高CPU的______。三、判断题（总共10题，每题2分，总分20分）1.Cache的容量越大，其命中率越高。（）2.ROM中的内容可以由用户随时修改。（）3.CPU可以直接访问存储器和I/O设备。（）4.总线宽度越大，数据传输速率越快。（）5.指令周期是指执行一条指令所需的最短时间。（）6.中断方式可以提高CPU的利用率。（）7.DMA方式不需要CPU的干预。（）8.Cache和主存之间采用全相联映射方式时，其命中率最高。（）9.指令流水线技术会导致指令执行时间延长。（）10.计算机的冯•诺依曼体系结构是指令驱动型计算机。（）四、简答题（总共4题，每题4分，总分16分）1.简述计算机中运算器的主要功能。2.解释什么是总线？总线有哪些分类？3.什么是Cache？其工作原理是什么？4.简述中断方式的工作过程。五、应用题（总共4题，每题6分，总分24分）1.某计算机的Cache容量为128KB，主存容量为512MB，采用直接映射方式。若主存地址为16#A5F0，求其在Cache中的映射地址。2.解释什么是DMA方式，并说明其工作过程。3.某计算机的指令流水线分为4级，每级延迟为10ns，求执行100条指令所需的时间。4.设计一个简单的指令格式，包括操作码、地址码和立即数字段，并说明各字段的作用。【标准答案及解析】一、单选题1.D解析：存储器是计算机中用于存放指令和数据的部件，包括主存和辅存。2.C解析：IR（指令寄存器）用于暂存当前正在执行的指令。3.C解析：Cache的访问速度最快，其次是RAM、ROM，最后是硬盘。4.B解析：字节（Byte）是计算机中数据传输的基本单位，通常为8位。5.A解析：在冯•诺依曼体系结构中，指令和数据存储在同一个存储器中，且不可区分。6.D解析：时钟频率是指每秒震荡的次数，单位为Hz。7.D解析：缓冲方式不是I/O设备与CPU之间的数据传输方式。8.B解析：多个设备共享同一总线时，必须解决信号冲突问题。9.D解析：Cache的命中率主要取决于程序访问模式。10.D解析：V型指令不属于CISC指令集。二、填空题1.算术运算逻辑运算解析：运算器的主要功能是进行算术运算和逻辑运算。2.控制器运算器寄存器组解析：CPU主要由控制器、运算器和寄存器组三部分组成。3.全相联映射直接映射组相联映射解析：存储器的地址译码方式分为全相联映射、直接映射和组相联映射三种。4.数据总线地址总线控制总线解析：总线按传输信息类型可分为数据总线、地址总线和控制总线三种。5.利用空间换时间解析：Cache的工作原理是利用空间换时间，将频繁访问的数据存放在Cache中。6.程序查询方式中断方式DMA方式解析：I/O设备控制方式包括程序查询方式、中断方式和DMA方式。7.操作码地址码解析：在冯•诺依曼体系结构中，指令的格式通常包括操作码和地址码两部分。8.时钟周期解析：CPU的时钟周期是指时钟周期的倒数。9.提高数据传输效率解析：DMA方式的主要优点是提高数据传输效率。10.吞吐量解析：指令流水线技术可以提高CPU的吞吐量。三、判断题1.×解析：Cache的容量越大，其命中率不一定越高，还取决于程序访问模式。2.×解析：ROM中的内容是固化在芯片中的，不可由用户随时修改。3.×解析：CPU只能直接访问存储器，通过I/O接口间接访问I/O设备。4.√解析：总线宽度越大，数据传输速率越快。5.×解析：指令周期是指执行一条指令所需的最短时间。6.√解析：中断方式可以提高CPU的利用率。7.√解析：DMA方式不需要CPU的干预。8.√解析：Cache和主存之间采用全相联映射方式时，其命中率最高。9.×解析：指令流水线技术可以缩短指令执行时间。10.√解析：计算机的冯•诺依曼体系结构是指令驱动型计算机。四、简答题1.运算器的主要功能是进行算术运算和逻辑运算，并能够根据控制器的指令对数据进行加工处理。2.总线是计算机各部件之间传输信息的通道，按传输信息类型可分为数据总线、地址总线和控制总线。3.Cache是位于CPU和主存之间的高速存储器，其工作原理是利用空间换时间，将频繁访问的数据存放在Cache中，以加快数据访问速度。4.中断方式的工作过程包括：中断请求、中断判优、中断响应、中断处理和中断返回。五、应用题1.主存地址为16#A5F0，采用直接映射方式，Cache容量为128KB，即128×1024=131072字节，主存容量为512MB，即512×1024×1024=536870912字节。映射方式为：主存地址的低6位作为Cache地址，即16#A5F0的低6位为16#F0，因此映射地址为16#F0。2.DMA方式是一种直接存储器访问方式，其工作过程包括：DMA控制器发出DMA请求、CPU响应DMA请求、DMA控制器接管总线、DMA控制器直接在主存和I/O设备之间传输数据、传输完成后DMA控制器发出中断请求、CPU处理中断请求。3.指令流水线分为4级，每级延迟为10ns，执行100条指令所需的时间为：（4-1