模拟芯片设计工程师考试试卷及答案

模拟芯片设计工程师考试试卷及答案填空题（10题，1分/题）1.CMOS的全称是______。2.反相器中，输入上升沿到输出下降沿的延迟称为______延迟。3.Verilog中定义组合逻辑块的关键字是______。4.芯片版图中实现金属互连线的层是______（写1种即可）。5.电容充放电引起的芯片功耗称为______功耗。6.时钟树设计的主要目的是减少______。7.DFT的全称是______。8.FPGA的全称是______。9.SRAM基本存储单元由______个MOS管组成。10.模拟芯片描述信号带宽的指标是______（写1种即可）。答案：1.互补金属氧化物半导体2.tpHL3.always@()4.Metal15.动态6.时钟skew7.可测试性设计8.现场可编程门阵列9.610.-3dB带宽单项选择题（10题，2分/题）1.属于时序逻辑电路的是（）A.反相器B.D触发器C.与非门D.全加器2.Verilog中reg变量（）A.仅表示时序逻辑B.不能驱动wireC.可用于组合逻辑D.必须时钟触发3.CMOS反相器阈值电压约为（）A.0VB.VDD/2C.VDDD.VTN4.版图中DRC的全称是（）A.设计规则检查B.布局布线C.静态时序分析D.可制造性设计5.不属于DFT方法的是（）A.扫描链B.边界扫描C.BISTD.形式验证6.运放增益带宽积（GBW）的单位是（）A.HzB.V/VC.dBD.Ω7.FPGA不支持的配置方式是（）A.主动配置B.被动配置C.JTAG配置D.一次性动态配置8.RTL设计后的第一步是（）A.综合B.布局布线C.仿真D.版图设计9.针对动态功耗的低功耗技术是（）A.门控时钟B.多电压域C.亚阈值设计D.体偏置10.属于模拟IP的是（）A.UARTB.运放IPC.CPU核D.DDR控制器答案：1.B2.C3.B4.A5.D6.A7.D8.A9.A10.B多项选择题（10题，2分/题，多选/少选不得分）1.CMOS数字电路功耗组成包括（）A.动态功耗B.静态功耗C.短路功耗D.辐射功耗2.Verilog时序逻辑元件包括（）A.D触发器B.计数器C.寄存器D.与门3.芯片验证方法包括（）A.功能仿真B.FPGA原型验证C.形式验证D.静态时序分析4.DFT主要目的是（）A.检测制造缺陷B.验证功能C.降低测试成本D.提高覆盖率5.模拟芯片性能指标包括（）A.增益B.带宽C.噪声系数D.线性度6.低功耗技术包括（）A.门控时钟B.多电压域C.DVFSD.体偏置7.DRC检查内容包括（）A.最小线宽B.金属间距C.层间重叠D.通孔数量8.主流FPGA厂商包括（）A.XilinxB.Intel（Altera）C.SamsungD.TSMC9.芯片设计阶段包括（）A.需求分析B.RTL设计C.综合D.签核10.模拟常见模块包括（）A.运放B.比较器C.ADCD.DAC答案：1.ABC2.ABC3.ABCD4.ACD5.ABCD6.ABCD7.ABC8.AB9.ABCD10.ABCD判断题（10题，2分/题，√/×）1.Verilog中reg变量一定对应时序逻辑。（）2.CMOS反相器静态功耗为零。（）3.DFT仅适用于数字芯片。（）4.FPGA属于定制芯片。（）5.RTL设计无需考虑版图可布性。（）6.运放开环增益越大性能越好。（）7.门控时钟可完全消除时钟功耗。（）8.模拟芯片噪声仅来自外部干扰。（）9.综合工具仅处理RTL生成门级网表。（）10.扫描链会增加芯片面积。（）答案：1.×2.×3.×4.×5.×6.×7.×8.×9.√10.√简答题（4题，5分/题）1.简述CMOS反相器工作原理答案：由NMOS（源极接地）和PMOS（源极接VDD）互补组成，输入接两管栅极，漏极相连为输出。输入高电平时，NMOS导通、PMOS截止，输出拉低至地；输入低电平时，PMOS导通、NMOS截止，输出拉高至VDD。静态无直流通路，功耗低，输出摆幅接近VDD到地，噪声容限大。2.简述RTL设计步骤答案：①需求分析：明确功能、接口、性能；②模块划分：拆分系统为子模块（如CPU、外设）；③接口定义：确定时钟、数据、控制信号；④RTL编码：用Verilog/VHDL描述功能，关注寄存器及时序；⑤功能仿真：Testbench验证逻辑，覆盖边界条件；⑥代码规范检查：确保可综合、易维护。3.简述DFT概念及主要方法答案：DFT是嵌入测试逻辑提升测试覆盖率、降低成本的技术。主要方法：①扫描链：寄存器连成链，移位输入测试向量；②边界扫描（JTAG）：通过TAP测试引脚及内部；③BIST：内部集成测试电路，自动生成验证向量；④可观测性增强：增加观测点提升故障检测率。4.简述3种低功耗技术答案：①门控时钟：时钟路径插与门，关闭空闲模块时钟，减少动态功耗；②多电压域：芯片分域，低性能模块用低电压；③DVFS：根据负载调整电压频率，平衡性能与功耗；④电源门控：关闭空闲模块电源，彻底消除功耗。讨论题（2题，5分/题）1.讨论数字芯片时序收敛的关键因素及解决方法答案：时序收敛需满足建立/保持时间约束，关键因素：①时钟skew（时钟到达差）；②路径延迟（逻辑+互连线）；③约束设置（裕量、多周期路径）。解决方法：①时钟树综合（CTS）减少skew；②逻辑优化：替换长路径门或拆分；③约束调整：合理设置多周期/虚假路径；④布局布线：缩短关键路径互连线；⑤STA签核迭代验证。2.讨论模拟与数字芯片设计的主要差异答案：①信号处理：模拟连续信号，数字离散二进制；②设计方法：数字依赖RTL/综合/自动化布局，模拟依赖SPICE仿真