《数字电路实训指导》（含实训工单）教案 -教学设计 项目2 组合逻辑电路技能训练

第第4页项目二 组合逻辑电路技能训练数字逻辑电路按其逻辑功能和结构特点可分为组合逻辑电路和时序逻知识目标知识目标（1）掌握组合逻辑电路的设计流程。（2）理解优先编码器优先编码的含义。（3）掌握集成译码器74LS138的逻辑功能。（4）掌握集成8选1数据选择器74LS151的逻辑功能。（5）掌握集成双4选1数据选择器74LS153的逻辑功能。技能目标技能目标（1）掌握组合逻辑电路的设计与测试技能。（2）掌握集成优先编码器CD4532逻辑功能的测试技能。（3）掌握集成译码器74LS138和集成译码/驱动器74LS48逻辑功能的测试技能。（4）掌握集成8选1数据选择器74LS151的测试技能。（5）掌握集成双4选1数据选择器74LS153的测试技能。（6）掌握数据选择器的应用—实现逻辑函数。素养目标素养目标（1）培养学生的自我管理能力，提升学生的自律意识。（2）树立学生的质量、安全、环保理念，培养自觉维护、保养实训设备的职业素养。（3）引导学生尊重和理解实训合作伙伴，学会倾听不同观点，包容差异。课题：任务一 组合逻辑电路的设计与测试授课教师：授课日期：授课班级： 教学目标

（1）了解组合逻辑电路的设计流程。（2）掌握组合逻辑电路的设计与测试技能。工作任务实训器材

（1）掌握组合逻辑电路的设计与测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。训练电路元器件明细表如表2-1-2所示。表2-1-2 训练路器明细表序号代号名称型号与规格数量1ICTTL集成电路74LS0022ICCMOS集成电路CC40112工具、设备、仪器、材料如表2-1-3所示。表2-1-3 工具设、器、料工具、设备、仪器 材料直流稳压电源一台 集成电路实验板一块逻辑电平显示器、逻辑电平开关 连接导线若干数字万用表一台 元器件（见表2-1-2）基础知识

实践操作1．组合逻辑电路设计步骤组合逻辑电路设计是指针对需要解决的实际逻辑问题，求出实现这一逻辑功能在实际应用中，使用中、小规模标准化数字集成电路来设计组合逻辑电路是最常见的数字电路应用形式。组合逻辑电路设计流程图如图2-1-1所示。（3）电路结构优化。为实现逻辑电路的最简化设计，需对最简逻辑表达式进行图2-1-1 组合逻辑电路设计流程图2．组合逻辑电路设计举例ABABBC（1）分析题意，写出真值表。ABC1”0Y，Y12-1-1表2-1-1 真值表（2）由真值表写出逻辑函数表达式。YABCABCABCABC（3）化简得到逻辑表达式，并将其转化成“与非”的形式。ABABCY00000011010101111000101111001110图图2-1-2 用与非门构成的逻辑电路YABCABCABCABCYABBCABBC（4）画出逻辑电路图。根据逻辑表达式画出用与非门构成的逻辑电路，如图2-1-2所示。技能训练1）测试上述例题的逻辑功能在集成电路实验板的合适位置按定位标记插好两个74LS00集成电路。按图2-1-2所示接线，A、B、C接至逻辑电平开关的输出接口，Y接2-1-1实训工单【表2-1-3】2）设计符合下列题意的逻辑电路，要求用CC4011与非门实现举重比赛有三个裁判，一个主裁判A，两个副裁判B、C。每个裁判面前有一个按钮，按下按钮表明判定成功。杠铃举起的裁决由每个裁判按按钮来决定。只有在两个以上裁判（其中要求必有主裁判）判定成功时，表示“成功”的灯才会亮。设Y10”表示不亮。按要求设计这个逻辑电路，并将实训过程记入2-1-3】中。（1）分析题意，写出真值表。（2）由真值表写出逻辑函数式。（3）化简得到逻辑表达式，并将其转化成“与非”的形式。（4）画出逻辑电路图。（运用CC401按照训练步骤“1”验证所设计的逻辑电路是否符合逻辑功能要求。技能评价问题探究（1）根据实训任务的完成情况总结逻辑电路的设计过程。（2）分析讨论如何用最简单的方法验证与或非门的逻辑功能是否完好。课后反思（实训课程设计理念，学生掌握技能效果及改进设想）第第2页课题：任务二 优先编码器功能测试教学目标（教学目标（1）理解优先编码器优先编码的含义。（2）掌握集成优先编码器CC4532逻辑功能的测试技能。工作任务（1）掌握集成优先编码器CC4532逻辑功能的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表2-2-4所示。表2-2-4 训练路器明细表序号 代号 名称 型号与规格1 IC CMOS集成电路 CC4532工具、设备、仪器、材料如表2-2-5所示。表2-2-5 工具设、器、料数量1工具、设备、仪器材料数字示波器一台集成电路实验板一块直流稳压电源一台连接导线若干逻辑电平显示器、逻辑电平开关元器件（见表2-2-4）数字万用表一台实践操作基础知识（BCD11．二进制编码器用n位二进制数对2n个信号进行编码的电路，称为二进制编码器。图2-2-1 8线-3线二进制编码器的逻辑示意图图2-2-1所示为8线-3线二进制编码器的逻辑示意图。其输入为8个信号，输出为3位二进制代码，因此，称为8线-3线二进制编码器，也称为3位二进制编码器。其真值表如表2-2-1所示。表2-2-1 8线-3线制编器值表2．二-十进制编码器0～91084212-2-2I0～I90～9102-2-2图2-2-2 二-十进制编码器的逻辑示意图表2-2-2 二-进编器真表输入输出I0I1I2I3I4I5I6I7I8I9ABCD10000000000000010000000000010010000000001000010000000011输 入输 出输 入输 出I0I1I2I3I4I5I6I7ABC10000000000010000000010010000001000010000011000010001000000010010100000010110000000011110000100000010000000100000101000000100001100000000100011100000000101000000000000110013．优先编码器优先编码器是指能识别多个编码请求信号的优先级别，并进行相应编码的逻辑器件。图2-2-3所示为集成优先编码器CC4532的引脚排列及逻辑符号。图2-2-3 集成优先编码器CC4532的引脚排列及逻辑符号CC4532162-2-3CC4532I7～I0I0Y2Y1Ii表2-2-3 集成先器CC4532辑能表一般集成组合逻辑器件均设有使能端引脚，用于控制器件是否工作。在集成优序号序号输 入输 出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEO10××××××××00000210000000000001311×××××××111104101××××××1101051001×××××10110610001××××100107100001×××0111081000001××01010910000001×001101010000000100010CC4532EIEI=0EI=1EI=1I6～I0Ii+10Ii=1Ii2-2-3GS12（EI=1I7～I0GSY2Y1Y000GS=1Y1Y0输EO2-2-310EO主要用于级联控制低位芯片的使能端EI能允许低位集成优先编码器工作。技能训练测试集成优先编码器CC4532的逻辑功能在集成电路实验板的合适位置按定位标记插好CC4532集成电路。2-2-4EII0～I7Y1、Y0GSEO依次连接在逻辑电平显示器的输入接口，拨动逻辑电平开关，按实训工单【表2-2-3】CC4532图2-2-4 测试集成优先编码器CC4532逻辑功能的接线图技能评价问题探究（1）简述编码器和优先编码器的逻辑功能。（2）讨论并归纳集成优先编码器CC4532输出GS和EO的作用。 课后反思（实训课程设计理念，学生掌握技能效果及改进设想） 制电EDA软件绘制印路板图教学视频第第2页序号代号序号代号名称型号与规格数量1ICTTL集成电路74LS13812ICTTL集成电路74LS4813LED共阴极数码显示器LDD5801课题：任务3 译码器及其应用授课教师： 授课日期： 授课班级：教学目标（1）掌握3线-8线译码器74LS138逻辑功能的测试技能。（2）掌握集成译码/驱动器74LS48逻辑功能的测试技能。工作任务3线-874LS138和集成译码/74LS48逻辑功能的测试和使（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表2-3-3所示。表2-3-3 训练电路元器件明细表工具、设备、仪器、材料如表2-3-4所示。表2-3-4 工具、设备、仪器、材料工具、设备、仪器材料直流稳压电源一台集成电路实验板一块逻辑电平显示器、逻辑电平开关连接导线若干数字万用表一台元器件（见表2-3-3）实践操作基础知识译码器的逻辑功能是将每个输入的二进制代码“翻译”成对应的高、低电平信1．二进制译码器常用的二进制译码器有2线-4线译码器、3线-8线译码器和4线-16线译码器n2n2n个n个输入变量的最小项。以3线-8线译码器74LS138为例进行分析，其引脚排列及逻辑符号如图2-3-1A2A1A0～、、为使能端。图2-3-13线-8线译码器74LS138的引脚排列及逻辑符号图2-3-2所示为3线-8线译码器74LS138的逻辑示意图。图2-3-23线-8线译码器74LS138的逻辑示意图2-3-13线-874LS138逻辑功能表。当S1=1S2S3=0时，地址码（即输入信号）所指定的输出端有信号输出（为0，其他所有输出端均无信号输出（全为1；当S=0，S2S3×（任意值，或者1×，S2S311。表2-3-1 3线-8线译码器74LS138逻辑功能表输入输出S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××111111112．数码显示译码器（1）半导体显示器。七段数码显示器由七段发光的字段组合而成，常见的有半导体显示器和液晶显LED（LED数码管（LED）0923a所示为ED2-3-3（b）LED数码显示器的引脚功能及显示的数码图形。图2-3-3LED数码显示器（2）集成BCD码七段译码/驱动器。目前，译码电路多使用专用的集成译码器，此类集成译码器不仅能完成译码功共阳极共阴极、CC4511（共阴极）2-3-4所示为集成译码/74LS48的引脚排列及逻辑符号，74LS48LED数码显示器配合使用的集成译码器。图2-3-4 集成译码/驱动器74LS48的引脚排列及逻辑符号表2-3-2所示为集成译码/驱动器74LS48的逻辑功能表。表2-3-2 集成译码/驱动器74LS48的逻辑功能表该译码器的功能特点如下。LED器。②A3～A0是译码器的输入端，作用是控制LEDa～g发光字段的显示。2-3-24～131，BI/RBO10000～1001（0～9）进行译码，0～9所需的七段显示码。0数码显示器七段全亮，由此可以检测显示器七个发光字段的好坏。LT称为试灯输入端。序号功能端序号功能端输 入输 出显示字形LTRBIBI/RBOA3A2A1A0YaYbYcYdYeYfYg10×1××××0000000全亮2××0××××1111111全暗310000001111111全暗411100001111110显示051×100010110000显示161×100101101101显示271×100111111001显示381×101010110011显示491×101011011011显示5101×101110011111显示6111×101111110000显示7121×110011111111显示8131×110011110011显示92-3-24行可知，当1A3～A00000、RBI1时，输出“0RBI02-3-23行所示，则Ya～Yg0RBI称为灭零输入端。⑥灭灯输入/灭零输出（I/RO：这是一个双功能的输入/输出端，可以作BI/RBO0时，1RBI0、A3～A00000时，BI/RBO0⑦该译码器具有拒伪码能力。当输入十进制数10～15的二进制代码时，显示器显示不正常符号或不发光。技能训练1）测试集成3线-8线译码器74LS138的逻辑功能在集成电路实验板的合适位置按定位标记插好74LS138集成电路。2-3-5S1A2、A1、A0分别接逻辑电平开关的输～023-13线-874LS1382-3-3中。图2-3-5 测试集成3线-8线译码器74LS138逻辑功能的接线图2）测试由集成译码/74LS48LDD580LED显示电路在集成电路实验板的合适位置按定位标记插好74LS48集成电路和共阴极数码显示器LDD580。2-3-6所示为由集成译码/74LS48LDD580组成的LEDLED显示电路。2-3-6由集成译码/74LS48LDD580LED显示电路按图2-3-6所示接线，将LT、BI/RBO、RBI、A0、A1、A2、A3分别接至逻2-3-2所示逐项测试集成译码/驱动74LS48的逻辑功能，并记入2-3-4】中，同时判断译码显示是否正常。技能评价问题探究（1）分析集成译码/驱动器74LS48的5脚、6脚、7脚在使用时应如何处理。（2）讨论分析半导体显示器在使用时是否需要外接限流电阻课后反思（实训课程设计理念，学生掌握技能效果及改进设想）第第1页序号代号序号代号名称型号与规格数量1ICTTL集成电路74LS15112ICTTL集成电路74LS1531课题：任务4 数据选择器及其应用授课教师： 授课日期： 授课班级：教学目标（1）掌握集成8选1数据选择器74LS151的逻辑功能。（2）掌握集成双4选1数据选择器74LS153的逻辑功能。（3）掌握数据选择器的应用—实现逻辑函数。工作任务8174LS1514174LS153逻辑功能的测试技能。（2）应用SmartEDA（或Multisim）仿真软件搭建电路并进行验证。（3）应用嘉立创EDA软件绘制印制电路板图。实训器材训练电路元器件明细表如表2-4-4所示。表2-4-4 训练电路元器件明细表工具、设备、仪器、材料如表2-4-5所示。表2-4-5 工具、设备、仪器、材料工具、设备、仪器材料直流稳压电源一台集成电路实验板一块逻辑电平显示器、逻辑电平开关连接导线若干数字万用表一台元器件（见表2-4-4）实践操作基础知识数据选择器是指在数字信号的传输过程中，通过地址码（又称地址选择信号）2-4-141D0～D3，通过地址A1、A0Q。图图2-4-14选1数据选择器示意图1．集成8选1数据选择器74LS151图2-4-2所示为集成8选1数据选择器74LS151的引脚排列及逻辑符号。图2-4-2 集成8选1数据选择器74LS151的引脚排列及逻辑符号图2-4-3所示为集成8选1数据选择器74LS151的逻辑示意图。图2-4-3 集成8选1数据选择器74LS151的逻辑示意图8174LS1512-4-1A2～8D0～D71为使能端，低电平有效。表2-4-1 集成8选1数据选择器74LS151的逻辑功能表输入输出SA2A1A0QQ1×××010000D0D00001D1D10010D2D20011D3D30100D4D40101D5D50110D6D60111D7D774LS151的功能特点如下。（1）当S1时，无论2～A0状态如何，均无输出（Q0，Q1，集成8选1数据选择器74LS151被禁止。（2）S=08174LS151A2、A1、A0的状态选择D0～D7中某一个通道的数据输出到Q。例如，若A2A1A0=000，则选择D0数据输出到Q，即Q=D0。若A2A1A0=001，则选择D1数据输出到Q，即Q=D1，其余类推。2．集成双4选1数据选择器74LS1534174LS15341数据选择器，其引脚排列及逻辑符号如图2-4-4所示。图2-4-4集成双4选1数据选择器74LS153的引脚排列及逻辑符号A02D0～2D3分别为两个4选1数据选择器的数据输入端；1Q、2Q为两个输出端。图2-4-5所示为集成双4选1数据选择器74LS153的逻辑示意图。图2-4-5 集成双4选1数据选择器74LS153的逻辑示意图表2-4-2所示为集成双4选1数据选择器74LS153的逻辑功能表。表2-4-2 集成双4选1数据选择器74LS153的逻辑功能表74LS153的功能特点如下。（1）S（1S2S）=14174LS153被禁止，无输出，Q0。（2）S（1S2S）=04174LS153正常工作，A1、A0D0～D3Q。A1A0=00D0QQ=D0。若A1A0=01，则选择D1数据输出到Q，即Q=D1，其余类推。3．集成数据选择器的应用—实现逻辑函数8174LS151可实现任意三输入变量的组合逻辑函数。8174LS151实现逻辑函数：FABACBC8174LS151FABBC的设计步骤如下。步骤一：作出函数F的真值表，如表2-4-3所示。表2-4-3 FABBC的真值表输入输出ABCF00000011010101111001101111011110输 入输 出SA1A输 入输 出SA1A0Q1××0000D0001D1010D2011D3FC8选11）C8选174S151D～D7FF243DD0、D1=D2=D3=D4=D5=D6=1。根据集成8选1数据选择器74LS151的使能端的要求，置S=0，以激活数据选择器。至此，即可达到由集成8选1数据选择器74LS151来实现逻辑函数FABACBC目的。8174LS151实现逻辑函数FABACBC的逻辑图，如图2-4-6所示。图2-4-6用集成8选1数据选择器实现逻辑函数FABACBC的逻辑图8174LS15