数字电路技术核心知识复习资料

数字电路技术核心知识复习资料前言数字电路技术是电子信息类专业的核心基础，贯穿于从简单逻辑控制到复杂数字系统设计的各个层面。本复习资料旨在梳理数字电路的核心知识体系，帮助读者巩固基础概念、掌握分析与设计方法，并理解其在实际工程中的应用。内容力求精炼、重点突出，适合作为课程复习、考研备考或工程技术人员回顾知识点的参考材料。---一、数字逻辑基础1.1数制与编码数字电路中，信息以离散的二进制形式表示和处理。*数制转换：*R进制转十进制：按权展开求和。例如，任意R进制数`(N)_R=d_n-1d_n-2...d_1d_0.d_-1...d_-m`，其十进制值为`N=d_n-1*R^(n-1)+...+d_0*R^0+d_-1*R^(-1)+...+d_-m*R^(-m)`。*十进制转R进制：整数部分除R取余（逆序排列），小数部分乘R取整（顺序排列）。*二进制与十六进制/八进制转换：利用位组对应关系（4位二进制对应1位十六进制，3位二进制对应1位八进制）快速转换。*常用编码：*BCD码：用4位二进制数表示1位十进制数，常用8421码（自然加权），需注意其编码范围（0000~1001）及无效码的概念。*格雷码：一种无权码，特点是相邻两个代码之间仅有1位二进制数不同，常用于减少状态转换时的干扰。*ASCII码：用于表示字符的编码标准，需了解其基本概念及常用字符（如数字、大小写字母）的编码范围。1.2逻辑代数基础逻辑代数是分析和设计数字逻辑电路的数学工具。*基本逻辑运算：与（AND）、或（OR）、非（NOT）是三种最基本的逻辑运算，对应于逻辑门电路中的与门、或门、非门。复合逻辑运算包括与非、或非、与或非、异或（XOR）、同或（XNOR）等。*异或运算：输入相异时输出为1，相同为0。`A⊕B=AB'+A'B`。*同或运算：输入相同时输出为1，相异为0。是异或运算的非。*基本定律与规则：*基本定律：交换律、结合律、分配律、0-1律、互补律、重叠律、反演律（德·摩根定理）、吸收律等。德·摩根定理尤为重要：`(A+B)'=A'B'`，`(AB)'=A'+B'`。*重要规则：代入规则、反演规则（求反函数）、对偶规则（求对偶式）。反演规则在分析电路时用于求输出的非函数，对偶规则有助于记忆和证明定律。*逻辑函数的表示与化简：*表示方法：逻辑表达式、真值表、卡诺图、逻辑图、波形图。它们之间可以相互转换。真值表是逻辑函数的最小表示，唯一对应一个逻辑功能。*化简目的：获得最简逻辑表达式，从而简化电路设计，降低成本，提高可靠性。*代数化简法：运用基本定律和规则对逻辑表达式进行化简。技巧包括：合并项法、吸收法、消去法、配项法等。*卡诺图化简法：基于最小项的几何相邻性进行化简，直观方便。适用于变量数较少（通常n≤4或5）的情况。关键步骤：画出卡诺图、圈定最大的矩形（或正方形）包围圈、写出最简与或表达式。注意：包围圈必须包含2^k个最小项，且尽可能大，个数尽可能少；边角、对称位置也可能相邻。---二、组合逻辑电路2.1组合逻辑电路的分析与设计*特点：任意时刻的输出仅取决于该时刻的输入，与电路原来的状态无关，无记忆功能。电路结构中无反馈环路，由逻辑门组成。*分析步骤：给定逻辑图→写出输出逻辑表达式→化简表达式→列出真值表→分析逻辑功能。*设计步骤：明确设计要求→列出真值表→写出逻辑表达式（或填写卡诺图）→化简表达式→画出逻辑图。设计过程中需考虑门电路的类型（如与非门、或非门等），可能需要进行表达式形式的转换。2.2常用组合逻辑电路模块*编码器：将输入的特定信息（如十进制数、字符）转换为二进制代码。普通编码器（任一时刻只有一个输入有效）、优先编码器（允许多个输入同时有效，只对优先级最高的输入编码）。例如8线-3线编码器、10线-4线BCD编码器。*译码器：将二进制代码所表示的信息翻译出来，输出相应的控制信号。是编码器的逆过程。例如3线-8线译码器（74LS138）、4线-10线BCD译码器。译码器可用于地址译码、数据分配，也可实现组合逻辑函数。*数据选择器（MUX）：根据地址码从多路输入数据中选择一路输出。如2选1、4选1、8选1数据选择器。利用数据选择器可以方便地实现各种组合逻辑函数，将函数的输入变量作为地址码，相应的数据输入端接0、1或输入变量。*加法器：*半加器：实现两个1位二进制数相加，产生和数S和进位C。*全加器：实现两个1位二进制数及来自低位的进位三者相加，产生和数S和向高位的进位C。*并行加法器：将多个全加器串联，实现多位数相加。如4位并行加法器（74LS283）。其进位方式有串行进位（速度慢）和超前进位（速度快）。*比较器：比较两个数字的大小。如1位数值比较器、4位数值比较器（74LS85）。*算术逻辑单元（ALU）：能完成多种算术运算（加、减等）和逻辑运算（与、或、异或等）的组合逻辑电路，是计算机CPU的核心部件之一。2.3组合逻辑电路中的竞争冒险*产生原因：由于门电路的传输延迟，以及输入信号经过不同路径到达输出端的时间不同，导致输出端可能出现不应有的尖峰脉冲（干扰信号）。*判断方法：代数法（检查是否存在互补变量相乘或相加的情况）、卡诺图法（检查是否存在两个相切但不相交的包围圈）。*消除方法：接入滤波电容（对低速电路）、引入选通脉冲、修改逻辑设计（增加冗余项，使可能产生竞争冒险的路径不会同时变化）。---三、时序逻辑电路3.1时序逻辑电路的基本概念*特点：任意时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关，具有记忆功能。电路结构包含组合逻辑部分和存储电路（通常由触发器构成），且存在反馈路径。*分类：按触发器的时钟脉冲控制方式，分为同步时序电路（所有触发器共用同一时钟脉冲，状态变化同时发生）和异步时序电路（各触发器时钟脉冲不同，状态变化有先有后）。*描述方法：逻辑方程组（输出方程、驱动方程、状态方程）、状态转换表、状态转换图、时序图（波形图）。3.2触发器触发器是构成时序逻辑电路的基本存储单元，能存储1位二进制信息（0或1）。其状态转换受输入信号和时钟信号控制。*基本RS触发器：由两个与非门或或非门交叉耦合构成。输入为R（置0）、S（置1）。存在约束条件（RS=0），避免R和S同时为有效电平。*同步触发器（钟控触发器）：在基本RS触发器基础上增加了时钟控制端CP。只有当CP有效时，输入信号才能影响触发器的状态。常见类型有同步RS触发器（仍有约束）、同步D触发器（D触发器，无约束，Q^n+1=D）。同步触发器存在“空翻”现象（在CP=1期间，输入信号多次变化导致输出状态多次翻转）。*边沿触发器：克服了空翻现象，仅在时钟脉冲的上升沿或下降沿时刻，根据输入信号的状态改变输出状态。*JK触发器：功能最完善，输入J、K。特性方程：Q^n+1=JQ^n'+K'Q^n。具有置0、置1、保持、翻转（计数）四种功能。*D触发器：输入D。特性方程：Q^n+1=D。具有置0、置1功能，应用广泛，常用于数据锁存和移位。*T触发器：输入T。特性方程：Q^n+1=TQ^n'+T'Q^n。当T=0时保持；T=1时翻转（计数）。T'触发器（即T恒为1的T触发器）是常用的计数单元。*触发器的触发方式：电平触发（同步触发器）、上升沿触发（如D触发器74LS74）、下降沿触发（如JK触发器74LS112）。触发方式是触发器的重要参数，决定了其在时序电路中的应用。*触发器逻辑功能的转换：通过在触发器输入端增加适当的组合逻辑电路，可以将一种功能的触发器转换为另一种功能的触发器。例如，将JK触发器转换为D触发器、T触发器；将D触发器转换为JK触发器、T触发器等。3.3时序逻辑电路的分析与设计*同步时序电路分析步骤：1.确定电路的组成部分（触发器类型、组合逻辑部分）。2.写出各触发器的驱动方程（即触发器输入信号的逻辑表达式）。3.写出电路的输出方程。4.将驱动方程代入相应触发器的特性方程，得到各触发器的状态方程。5.列出状态转换表：假设初始状态，代入状态方程和输出方程，依次计算出次态和输出。6.画出状态转换图或时序图。7.分析电路的逻辑功能（如计数器、寄存器、移位寄存器等），判断是否为自启动电路（若存在无效状态，能否在有限时钟脉冲作用下进入有效循环）。*同步时序电路设计步骤：1.进行逻辑抽象，确定输入变量、输出变量和电路的状态数。2.状态编码（对每个状态指定一个二进制代码）。3.列出状态转换表或状态转换图。4.选择触发器类型和数量（n个触发器可表示2^n个状态）。5.根据状态转换表和触发器特性方程，求出触发器的驱动方程和电路的输出方程（可使用卡诺图化简）。6.画出逻辑图。7.检查电路的自启动能力。若不能自启动，需修改设计。3.4常用时序逻辑电路模块*寄存器：用于存储二进制数据或指令。*基本寄存器：由D触发器组成，在CP脉冲作用下，并行输入数据并并行输出。*移位寄存器：不仅能存储数据，还能在CP脉冲作用下使数据逐位左移或右移。有单向移位寄存器和双向移位寄存器。可实现数据的串并转换、并串转换、延时等功能。*计数器：用于累计输入脉冲的个数，或实现分频、定时、产生节拍脉冲等功能。*按计数进制：二进制计数器（模2^n）、十进制计数器（模10，BCD码计数器）、任意进制计数器（模M，M≠2^n,10）。*按计数增减趋势：加法计数器、减法计数器、可逆计数器。*按进位方式：同步计数器（各触发器时钟相同）、异步计数器（各触发器时钟不同，通常由前级输出提供）。*集成计数器及其应用：如74LS161（4位同步二进制加法计数器，异步清零，同步置数）、74LS160（4位同步十进制加法计数器，异步清零，同步置数）、74LS192（4位同步十进制可逆计数器，异步清零，异步置数）。利用集成计数器的清零端或置数端，可以方便地构成任意进制计数器（如反馈清零法、反馈置数法）。---四、脉冲波形的产生与整形在数字系统中，需要稳定的时钟脉冲信号以及对不规则脉冲进行整形。*555定时器：一种多用途的模拟-数字混合集成电路，外接少量阻容元件即可构成施密特触发器、单稳态触发器和多谐振荡器。*施密特触发器：能将输入的不规则脉冲波形整形为矩形波。具有回差特性（滞回特性），可用于抗干扰。*单稳态触发器：只有一个稳定状态，在外加触发脉冲作用下，从稳定状态翻转为暂稳态，经过一段时间后自动返回稳定状态。输出一个固定宽度的矩形脉冲，可用于脉冲整形、延时、定时等。*多谐振荡器：无稳定状态，只有两个暂稳态，能自行产生周期性的矩形脉冲信号（方波或近似方波），是常用的时钟脉冲发生器。其振荡频率与外接电阻、电容参数有关。*石英晶体振荡器：利用石英晶体的压电效应产生极高频率稳定度的脉冲信号，是数字系统中最主要的时钟源。---五、半导体存储器与可编程逻辑器件5.1半导体存储器半导体存储器是数字系统中用于存储大量二进制信息的器件。*分类：*按存储功能：随机存取存储器（RAM，断电后信息丢失）、只读存储器（ROM，断电后信息不丢失）。*RAM：静态RAM（SRAM，基于触发器，速度快，功耗高，集成度较低）、动态RAM（DRAM，基于电容存储电荷，需定期刷新，速度较慢，功耗低，集成度高）。*ROM：掩膜ROM（出厂时内容已固定）、可编程ROM（PROM，用户可一次性编程）、可擦除可编程ROM（EPROM，紫外线擦除，电编程）、电可擦除可编程ROM（EEPROM/FlashMemory，电擦除，电编程，使用方便，应用广泛）。*主要技术指标：存储容量（字数×位数）、存取速度（存取时间）、功耗等。*扩展：当一片存储器的容量（字数或位数）不能满足要求时，可进行位扩展（增加位数）、字扩展（增加字数）或字位同时扩展。5.2可编程逻辑器件（PLD）PLD是一种半定制集成电路，允许用户通过编程来定义其逻辑功能，灵活性高，缩短了数字系统的设计周期。*基本结构：通常由输入缓冲、与阵列、或阵列和输出缓冲（可能包含触发器和反馈）组成。不同类型的PLD，其与阵列和或阵列的可编程性不同。*主要类型：可编程只读存储器（PROM，与阵列固定，或阵列可编程）、可编程逻辑阵列（PLA，与阵列和或阵列均可编程）、可编程阵列逻辑（PAL，与阵列可编程，或阵列固定）、通用阵列逻辑（GAL，与阵列可编程，或阵列固定，但输出结构为可编程的逻辑宏单元OLMC，可重复编程）。*复杂可编程逻辑器件（CPLD）与现场可编程门阵列（FPGA）：*CPLD：基于乘积项结构，通常包含多个逻辑宏单元（类似GAL）和可编程互连阵列