泰安东信智联电路设计师招聘笔试真题

泰安东信智联电路设计师招聘笔试真题一、判断题（共9题，每小题2分，共18分）1.PCB上的互连线就是传输线。A.对B.错答案：B解析：并非PCB上所有互连线都是传输线，只有当信号频率较高（通常高于100MHz），互连线的分布参数（电阻、电容、电感）不可忽略，且需考虑阻抗匹配、信号完整性时，互连线才被视为传输线；低频信号的互连线不具备传输线特性。2.PCB的介电常数越大，阻抗越大。A.对B.错答案：B解析：PCB阻抗与介电常数成反比，介电常数越大，阻抗越小；介电常数越小（如高频板材），阻抗越大，这也是高频PCB常选用低介电常数板材的原因。3.降低PP介质的厚度可以减小串扰。A.对B.错答案：B解析：PP介质厚度与串扰成反比，增加PP介质厚度（增大信号线与参考平面/相邻信号线的距离）可减小串扰；降低PP厚度会缩短间距，反而增加串扰。4.信号线跨平面时阻抗会发生变化。A.对B.错答案：A解析：信号线跨平面（如从电源平面跨到地平面）时，参考平面发生变化，会导致传输线的特征阻抗突变，进而引发信号反射、损耗，影响信号完整性。5.差分信号不需要参考回路平面。A.对B.错答案：B解析：差分信号虽通过两根信号线的电压差传输，但仍需要参考回路平面（通常为地平面），参考平面可提供信号回流路径，减少干扰，保证差分信号的稳定性。6.回流焊应用于插件零件；波峰焊应用于贴片零件。A.对B.错答案：B解析：回流焊主要应用于贴片零件的焊接，通过高温使焊膏熔化实现焊接；波峰焊主要应用于插件零件的焊接，二者应用场景相反。7.高频信号的回路是沿着源端与终端两点距离最短路径返回。A.对B.错答案：A解析：高频信号的回流路径遵循“最短路径原则”，会沿着源端与终端之间距离最短的路径返回（通常为参考平面上的投影路径），以最小化回路阻抗，减少信号损耗和干扰。8.USB2.0差分的阻抗是100欧姆。A.对B.错答案：A解析：根据USB2.0规范，差分信号线的特征阻抗需严格控制在100±10欧姆，以保证信号传输的完整性，避免信号反射和干扰。9.PCB板材参数中TG的含义是分解温度。A.对B.错答案：B解析：PCB板材中TG（GlassTransitionTemperature）指玻璃化转变温度，即板材从刚性固态转变为柔性态的温度；分解温度是指板材发生热分解的温度，与TG无关。二、单选题（共5题，每小题2分，共10分）10.EMI扫描显示在125MHZ点频率超标，则这一现象可能由下面哪个频率引起的（）A.12.5MHZB.25MHZC.32MHZD.64MHZ答案：B解析：EMI超标通常与信号的谐波相关，125MHz可能是某一基频的谐波（如25MHz的5次谐波：25×5=125MHz）；A选项12.5MHz的10次谐波才是125MHz，概率较低；C、D选项的谐波无法得到125MHz，因此最可能是25MHz引起。11.PCB制作时不需要下面哪些文件（）A.silkcreen（丝印文件）B.pastmask（钢网文件）C.soldermask（阻焊文件）D.assembly（装配文件）答案：B解析：PCB制作核心文件包括丝印（silkscreen）、阻焊（soldermask）、装配（assembly）文件；pastmask并非PCB制作必需文件，钢网文件通常称为stencil，与pastmask无关，因此不需要。12.根据IPC标准，板翘应<=（）A.0.5%B.0.7%C.0.8%D.1%答案：A解析：IPC（印刷电路板协会）标准明确规定，PCB板翘度应≤0.5%，超过该数值会影响后续贴片、焊接工艺，导致产品装配不良。13.导网表时出现如下错误:ERROR:Canotfinddevicefilefor'CN-MINPCI-126'，原因可能是（）A.封装名有错B.封装PIN与原理图PIN对应有误C.库里缺少此封装的PADD.零件库里没有此封装答案：D解析：该错误核心是“找不到对应器件文件”，本质是零件库中未存在“CN-MINPCI-126”这一封装/器件；A选项封装名错误会提示“封装不存在”，B选项PIN对应错误会提示“PIN不匹配”，C选项缺少PAD会提示“PAD缺失”，均与该错误不符。14.1OZ铜的厚度是（）A.0.035mmB.0.1mmC.0.35mmD.1mm答案：A解析：PCB行业中，1OZ铜的标准厚度为0.035mm（约1.4mil），是最常用的铜厚规格；0.1mm对应约2.8OZ，0.35mm对应10OZ，均非1OZ铜厚。三、多选题（共3题，每小题2分，共6分）15.影响阻抗的因素有()A.线宽B.线长C.介电常数D.PP厚度E.绿油答案：ABCD解析：阻抗主要由传输线的几何参数和介质参数决定：线宽越宽、线长越长，阻抗越小；介电常数越大、PP（介质）厚度越薄，阻抗越小；绿油主要作用是保护铜箔，对阻抗影响极小，因此E不选。16.减小串扰的方法()A.增加PP厚度B.3W原则C.保持回路完整性D.相邻层走线正交E.减小平行走线长度答案：ABCDE解析：增加PP厚度可增大信号线间距，减少耦合；3W原则（信号线间距≥3倍线宽）是减小串扰的核心原则；保持回路完整性可减少信号回流干扰；相邻层走线正交可避免平行耦合；减小平行走线长度可降低耦合时间，以上方法均能有效减小串扰。17.哪些因素会影响到PCB的价格()A.表面处理方式B.最小线宽线距C.VIA的孔径大小及数量D.板层数答案：ABCD解析：表面处理（如沉金、喷锡）成本差异大；最小线宽线距越细，加工难度越高，价格越高；VIA孔径越小、数量越多，钻孔难度越大，成本增加；板层数越多（如4层、6层），加工工艺越复杂，价格越高。四、填空题（共12题，每空1分，共20分）18.PCB上的互连线按类型可分为____和____。答案：微带线、带状线解析：PCB互连线主要分为两类，微带线（位于PCB表面，一侧为空气，一侧为介质）和带状线（位于PCB内部，上下均为参考平面）。19.引起串扰的两个因素是____和____。答案：耦合电容、耦合电感解析：串扰的本质是相邻信号线之间的电磁耦合，主要通过耦合电容（电场耦合）和耦合电感（磁场耦合）两种方式产生。20.EMI的三要素:____。答案：干扰源、传播路径、敏感设备解析：EMI（电磁干扰）产生需满足三个核心条件：产生干扰的源头（干扰源）、干扰传播的通道（传播路径）、受干扰的对象（敏感设备），三者缺一不可。21.1OZ铜的厚度是____。答案：0.035mm（或35μm）解析：PCB行业标准，1OZ铜箔的厚度约为0.035mm，对应1.4mil，是PCB最常用的铜厚规格。22.信号在PCB(Er为4)带状线中的速度为:____。答案：1.5×10^8m/s解析：信号在介质中的传播速度公式为v=c/√Er（c为光速3×10^8m/s），代入Er=4，可得v=3×10^8/2=1.5×10^8m/s。23.PCB的表面处理方式有:____。答案：沉金、喷锡、镀银、OSP（有机保焊剂）、沉锡（任写3种即可）解析：PCB表面处理的核心目的是防止铜箔氧化、增强焊接性能，常见方式包括沉金、喷锡、OSP、镀银、沉锡等。24.信号沿50欧姆阻抗线传播，遇到一阻抗突变点，此处阻抗为75欧姆，则在此处的信号反射系数为____。答案：0.2解析：反射系数公式为ρ=(Z2-Z1)/(Z2+Z1)，代入Z1=50Ω、Z2=75Ω，可得ρ=(75-50)/(75+50)=25/100=0.2。25.按IPC标准，PTH孔径公差为:____；NPTH孔径公差为:____。答案：±0.05mm、±0.1mm解析：IPC标准规定，PTH（platedthroughhole，镀通孔）孔径公差为±0.05mm，NPTH（non-platedthroughhole，非镀通孔）孔径公差为±0.1mm，确保装配精度。26.1mm宽的互连线(1OZ铜厚)可以承载____电流。答案：约2A解析：根据PCB电流承载能力经验公式，1OZ铜厚、1mm宽的互连线，在常温下可稳定承载约2A电流（环境温度升高，承载电流会降低）。27.差分信号线布线的基本原则:____。答案：等长、等距、平行、对称，远离强干扰源解析：差分信号依赖两根信号线的电压差传输，布线需保证两根线长度一致（避免时延差）、间距均匀（保证阻抗一致）、平行对称，同时远离强干扰源，防止干扰影响差分信号完整性。28.在高频PCB设计中，信号走线成为电路的一部分，在高于500MHz频率的情况下，走线具有____特性。答案：传输线解析：当信号频率高于500MHz时，走线的分布参数（电阻、电容、电感）不可忽略，走线不再是单纯的导线，而是具备传输线特性，需考虑阻抗匹配、信号反射等问题。29.最高的EMI频率也称为____，它是信号上升时间而不是信号频率的函数。答案：截止频率（或最高谐波频率）解析：EMI的最高频率由信号的上升时间决定（上升时间越短，最高谐波频率越高），该频率称为截止频率，是EMI干扰的主要来源。五、术语解释（共4题，每小题9分，共36分）30.微带线(Microstrip)答案：微带线是PCB表面的一种传输线，由导体走线、介质层（PCB基材）和参考平面（地或电源平面）组成，导体走线位于介质层表面，一侧暴露在空气中，另一侧与参考平面之间为介质，常用于高频信号传输，阻抗易控制。解析：核心特征是“表面走线+单参考平面”，广泛应用于1GHz以下的高频电路，如USB、HDMI等接口的信号传输。31.带状线(Stripline)答案：带状线是位于PCB内部的一种传输线，由导体走线、上下两层参考平面（地或电源平面）以及中间的介质层组成，导体走线被介质和参考平面包裹，抗干扰能力强，常用于高频、高速信号传输。解析：核心特征是“内部走线+双参考平面”，相比微带线，受外部干扰小，阻抗更稳定，适合1GHz以上的高速信号（如DDR、PCIe）。32.55原则答案：55原则是PCB设计中控制信号完整性的重要原则，指当信号的上升时间tr≤5倍的传输线延迟时间td，且传输线长度≥5倍