CN119451138A 半导体器件及其制造方法 （上海集成电路装备材料产业创新中心有限公司）

本发明提供了一种半导体器件及其制造方中电容的两个电极利用衬底中的第一金属线及第二金属线完成向下引出，降低了工艺集成难2提供衬底，所述衬底中形成有同层排布的第一金属形成第一介质层及第二电极保形地覆盖所述在所述第二介质层及所述绝缘层中形成若干通孔暴露所述第一形成第一掩模覆盖所述电容区域及靠近所述第一金属线一侧部分区域的第一电极材依次形成第一介质材料层及第二电极材料层覆盖所述形成第二掩模覆盖所述电容区域及靠近所述第二金属线一侧部分区域的第二电极材利用所述第二掩模，执行干法蚀刻工艺，依在所述第二介质层中形成若干第一通孔分别暴露所在所述绝缘层及所述第二介质层中形成若干第二通孔分别暴露所述第一金属线和所对所述金属材料层执行图形化工艺，以形成所述第三金属3形成第一掩模覆盖所述电容区域至所述第一金属线利用所述第一掩模，蚀刻去除暴露的所述第形成第二掩模覆盖所述电容区域至所述第二金属线利用所述第二掩模，执行干法蚀刻工艺，依对所述金属材料层执行图形化工艺，以形成所述第三金属9.根据权利要求5或8所述的半导体器件的制造方第二介质层，覆盖所述电容，所述第二介质第三金属线及第四金属线，所述第三金属线利用所述4[0014]形成第一掩模覆盖所述电容区域及靠近所述第一金属线一侧部分区域的第一电[0018]依次形成第一介质材料层及第二电极材料层覆盖所述绝缘层及所述第一电极的5[0019]形成第二掩模覆盖所述电容区域及靠近所述第二金属线一侧部分区域的第二电[0024]在所述绝缘层及所述第二介质层中形成若干第二通孔分别暴露所述第一金属线[0034]依次形成第一介质材料层及第二电极材料层覆盖所述绝缘层及所述第一电极的6[0053]图2a～图2m为实施例一提供的半导体器件的制造方法的相应步骤对应的结构示[0054]图3a～图3l为实施例二提供的半导体器件的制造方法的相应步骤对应的结构示7[0065]S04：形成第一介质层及第二电极保形地覆盖所述沟槽及所述沟槽周边的第一电[0068]图2a～图2m为本实施提供的半导体器件的制造方法的相应步骤对应的结构示意[0071]衬底10中形成有器件层及与器件层电性连接的互连层，互连层位于器件层的上上依次形成有介质阻挡层21及绝缘层22，介质阻挡层21的材质用于阻挡金属离子的逸出，8掩模28暴露位于第一电极24a上的部分第二电极材料层27。第二掩模28覆盖电容区域AA的第一电极24a上的第二电极材料层27。还可优选覆盖位于电容区域AA相对第一延伸区BB另9要采用电极材料将沟槽23填充满，即本实施例中允许单层沟槽电容中存在空洞(后续采用线11的第一通孔32可暴露第一电极24a，靠近第二金属线12的第一通孔32可暴露第二电极质阻挡层21还可作为蚀刻第二介质层31及绝缘层22的刻蚀停止层，以减少对金属线的损层34可仅覆盖第二通孔33的内壁而并未金属线11上的第二通孔33至靠近第一金属线11的第一通孔32的金属材料层34作为第三金单层电容中第一电极24a的部分区域暴露于靠近第二金属线12一侧，进而使得形成的第三[0100]S04：形成第一介质层及第二电极保形地覆盖所述沟槽及所述沟槽周边的第一电[0103]图3a～图3l为本实施提供的半导体器件的制造方法的相应步骤对应的结构示意极材料将沟槽23填充满，即本实施例中允许单层沟槽电容中存在空洞(后续采用第二介质[0119]请参照图3k，形成金属材料层34覆盖第二介质层31的表面及第二通孔33的内壁。之间的绝缘层22中形成有若干沟槽23。电容形成于沟槽23中及其周边的绝缘层22上(电容第一电极24a及第一介质层26a)由电容区域AA向第二金属线12延伸部分长度(即第二延伸分别暴露第一电极24a(例如第一延伸区BB上方)和第二电极27a(例如第二延伸区CC上方)，第二介质层31及绝缘层22中形成有若干第二通孔33分别暴露第一金属线11和第二金属线11及第一电极24a，第四金属线36利用靠近第二金属线12的第一通孔32及第二通孔33电性第二通孔33以电性连接第一金属线11及第一电极24a，第四金属线36覆盖第二金属线12上