CN119451199A 半导体量子芯片的电极结构及测试方法 （本源量子计算科技（合肥）股份有限公司）

本申请公开了一种半导体量子芯片的电极流电压信号以使所述第一栅极下方的沟道形成信号调节所述第二栅极下方的沟道内二维电子述第一栅极和所述第三栅极在所述衬底的垂直2第一栅极，用于施加第一直流电压信号以使所述第一栅极下方的沟道形成二维电子第二栅极，用于施加第二直流电压信号调节所述第位于所述第一栅极和所述第二栅极之间的第三栅极，用其中，所述第一栅极和所述第三栅极沿相对方向延伸形成有第一延伸件和第二延伸4.如权利要求2或3所述的半导体量子芯片的电极结构，其特征在于，所述重叠端部位于所述信号传输线上靠近所述感应量子施加第三直流电压信号以使所述第三栅极下方的沟道形9.一种半导体量子芯片的测试方法，其特征在于，通过所述第三栅极施加第三直流电压信号以使所述第三栅极下方的沟道形成二维电通过所述第一栅极施加所述第一直流电压信号以使所述第一栅极下方的沟道形成二通过所述第二栅极施加所述第二直流电压信号调节沟道内二维电子气的电荷密度以3通过所述漏极施加激励信号以在所述沟道内形成输运电流并通过所述第二栅极施加所述第二直流电压信号调节沟道内二维电子气的电荷密度以通过所述第三栅极施加第三直流电压信号以使所述第三栅极下方的沟道形成二维电4也会受到测量系统链路上低频1/f噪声的影响。而硅基自旋量子比特的初始化和操控波形子晶体管的阻抗或电导变化进行信号调制，通过低噪声放大器信号放大和室温信号解调，从而实现信号的有效读出。射频反射读取技术对量子芯片中量子点初始工作状态的评估，半导体量子芯片的电极结构无法实现传统输运测量和射频反射读取测量量子点的两种测5[0023]通过所述第三栅极施加所述第三直流电压信号以使所述第三栅极下方的沟道形[0024]通过所述第一栅极施加所述第一直流电压信号以使所述第一栅极下方的沟道形[0025]通过所述第二栅极施加所述第二直流电压信号调节沟道内二维电子气的电荷密[0026]通过所述漏极施加激励信号以在所述沟道内形成输运电流并传输至所述感应量[0030]通过所述第二栅极施加所述第二直流电压信号调节沟道内二维电子气的电荷密6[0031]通过所述第三栅极施加所述第三直流电压信号以使所述第三栅极下方的沟道形[0032]通过所述第三栅极施加射频信号读取所述感应量子点的状态。极和第三栅极下方的二维电子气将电子引入到感应量子点区域，形成输运电流进行读取；[0033]本申请提供半导体量子芯片的测试方法采用上述的半导体量子7[0050]对量子点Q1进行读取可以采用传统输运测量技术，即在电极4上施加直流电压信[0051]对量子点Q1进行读取可以也采用射频反射读取技术，即在在电极4上施加直流电[0054]在本实施例中，将附图1中用于形成沟道内二维电子气以及用于施加射频信号的使所述第一栅极21下方的沟道形成二维电子气5，第三栅极22位于第一栅极21和第二栅极加不同类型的信号用于形成沟道内的二维电子气5以及8沿相对方向延伸形成有第一延伸件231和第二延伸件232，第一延伸件231的端部和第二延伸件232的端部在延伸的垂直方向具有重叠端部23，重叠端部23之间形成有绝缘介质层上沿向所述第三栅极22的方向延伸形成有所述第一延伸件231，所述第三栅极22在所述衬[0063]在衬底1上制备第一栅极21和第三栅极22时，第一延伸件231和第二延伸件232之9[0066]其中，附图5中的重叠端部23位于信号传输线213上靠近感应量子点区域11的一周边的焊盘212通常经过纳米级的信号传输线213引入至感的面积不大于100平方纳米。重叠端部23用于实现第一栅极21下方沟道的二维电子气与第一直流电压信号和第三直流电压信号时，重叠端部23下方的沟道内能形成二维电子气即述第三栅极还用于施加第三直流电压信号以使所述第三栅极下方的沟道形成所述二维电[0074]步骤S10：通过所述第三栅极施加第三直流电压信号以使所述第三栅极下方的沟[0075]步骤S11：通过所述第一栅极施加第一直流电压信号以使所述第一栅极下方的沟[0076]步骤S12：通过所述第二栅极施加所述第二直流电压信号调节沟道内二维电子气[0077]步骤S13：通过所述漏极施加激励信号以在所述沟道内形成输运电流并传输至所[0083]步骤S21：通过所述第二栅极施加所述第二直流电压信号调节沟道内二维电子气[0084]步骤S22：通过所述第三栅极施加第