3.6 电路描述方式

第3章硬件描述语言VerilogHDL电路描述方式06Part6电路描述方式6.1三种描述方式VerilogHDL有三种主要描述方式分别是结构化描述、数据流描述和行为级描述，它们从不同的抽象层级上描述数字电路，编写代码时每种描述方式都有其有各自的典型语句和基本构成，三种描述方式在综合建模的区别主要体现在电路的综合结果和对硬件资源的映射上。6电路描述方式6.1三种描述方式结构化描述是最接近电路硬件结构的描述方式，抽象级别最低。它像在面包板上搭建数字电路一样，通过各种实例化语句来实现单元电路和模块，主要用于层次化的模块划分和IP核调用。数据流描述又称为寄存器传输级（RTL）描述，抽象级别较高，不需要清晰地刻画具体的数字电路架构，而是使用连续赋值语句比较直观地表达数据的流动，从而实现电路功能。行为描述具有最高抽象级别，不关注电路的具体实现，只描述电路的行为。行为描述语句类似于高级编程语言，可读性和可维护性最好，因此设计速度快，能快速实现功能原型。这适用于高层次算法描述和大型系统设计。6电路描述方式6.2模块化设计思想现代工业生产中流行一种模块化设计的思想，把产品的子系统制作成通用性的模块，各种通用模块进行组合可以产生不同功能或应用的产品。这种设计方式日渐成熟，模块化设计也逐渐成为现代软件设计的重要思想。将系统分解为多个独立、可互换的模块，每个模块实现特定的功能，并可以独立于其他模块进行设计、开发和测试，提高设计的可维护性、可扩展性和复用性。在EDA领域的常见的IP设计就是模块化思想的重要体现。在代码层面，VerilogHDL语言中的模块例化集中体现了模块化设计的思想。在Verilog中，模块例化也称为实例化，其过程是将预先设计好的模块（子模块）嵌入到另一个模块（通常是顶层模块）中，这种操作类似于在软件编程中调用一个函数。通过端口映射，可以将顶层模块的信号连接到子模块的端口，从而实现复杂设计的模块化。6电路描述方式6.2模块化设计思想例如，要设计一个4位脉动进位计数器，它是由4个一模一样的T触发器级联而成，按照模块化设计的思想，可以把T触发器作为一个子模块进行独立设计，再在顶层程序中进行模块例化，且例化四次，就相当于使用4个T触发器“组装”了一个4位脉动进位计数器电路。6电路描述方式6.2模块化设计思想一个T触发器是一个D触发器和一个反相器的组合，D触发器和反相器也可以看作T触发器的子模块，D触发器可以独立设计，反相器即非门6电路描述方式6.3自顶向下设计自底向上设计是传统数字电路的设计方法，从底层的基本电路开始设计，再逐步将电路模块集成起来，一级级进化到完整的电路系统6电路描述方式6.3自顶向下设计自顶向下设计是一种高层次抽象的设计方法，它从系统性分析入手，将复杂的电路系统逐级分解为更具体的子模块，便于各自独立完成设计和验证，从而加快电路设计的进度和流程。4位脉动进位计数器，按照自顶向下的设计可分为三个层级：第一级：脉动进位计数器第二级：T触发器第三级：D触发器和反相器这里第一级的模块是顶层模块，第三级是最底层模块，如图3-15所示。图3-154位脉动计数器自顶向下设计6电路描述方式6.3自顶向下设计1第一步：确定顶层功能需求。首先明确系统需要实现的功能和性能要求。这可能涉及到对用户需求、市场趋势和技术限制的分析和评估。2第二步：划分系统层次结构。根据功能需求，将系统划分为不同的层次或模块。每个层次或模块负责特定的功能或任务，并且它们之间通过接口进行通信。3第三步：设计模块接口。定义每个模块之间的接口，包括输入输出信号、数据格式和通信协议等。这些接口应该清晰明确，以便不同模块之间的协作和集成。4第四步：设计模块功能。针对每个模块，详细设计其内部结构和算法。这可能涉及到硬件电路设计、软件程序编写或其他相关技术。5第五步：验证和测试。对每个模块进行独立验证和测试，确保其功能正确性和性能满足要求自顶向下设计的过程通常包括以下几个步骤：6电路描述方式6.3自顶向下设计6电路描述方式6.3自顶向下设计自顶向下设计是一种有效的系统设计方法论，它从系统的整体功能需求出发，逐步分解到各个子系