5.3.1 二十四进制BCD码计数器_第1页
5.3.1 二十四进制BCD码计数器_第2页
5.3.1 二十四进制BCD码计数器_第3页
5.3.1 二十四进制BCD码计数器_第4页
5.3.1 二十四进制BCD码计数器_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第5章逻辑电路设计二十四进制BCD码计数器03Part3综合逻辑电路3.1二十四进制BCD码计数器例5.18设计一个二十四进制的BCD码计数器。按照计数器的编程方法，只需要判断计数寄存器是否计到最后一个状态23。如果是，则输出全部归零。否则，计数器加1。但是在使用BCD码时，十位和个位两组BCD码有各自的计数规律，要分别判断。3综合逻辑电路设计分析当表示个位的BCD0等于9时，等到下一个时钟触发，将带来十位和个位的同时变化，即BCD0转为0，同时表示十位的BCD1应该加1。Verilog语句为if(BCD0==4‘b1001)begin//个位数为9BCD0<=4’b0;BCD1<=BCD1+1;end在BCD0不等于9时，在时钟触发时，仅有BCD0需要加1变化，BCD1保持不变。3综合逻辑电路程序代码modulecnt24_BCD(clk,rst,cnt24);inputclk,rst;output[5:0]cnt24;

reg[1:0]BCD1;//十位数BCD码值reg[3:0]BCD0;//个位数BCD码值always@(posedgeclk)beginif(rst)begin BCD1<=2'b0; BCD0<=4'b0; endelse if(BCD1==2'b10&&BCD0==4'b0011)//计数到23 begin BCD1<=2'b0; BCD0<=4'b0;end elseif(BCD0==4'b1001)begin//个位数为9 BCD0<=4'b0; BCD1<=BCD1+1;end else BCD0<=BCD0+1;endassigncnt24={BCD

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论