华东师范大学《数字逻辑电路》2021-2022学年第一学期期末试卷

华东师范大学《数字逻辑电路》2021-2022学年第一学期期末试卷密封线内不得答题自觉遵守考场纪律，如考试作弊，此答卷无效院(系)__________班级__________学号__________姓名__________题号一二三四五总分得分批阅人考试时间：120分钟满分：100分一、单选题（本大题共15小题，每小题1分，共15分）在每小题给出的四个选项中，只有一项是符合题目要求的，请将正确答案的序号填在括号内。数字电路中，逻辑“1”通常表示（）

A.低电平B.高电平C.无信号D.任意电平

以下哪种门电路的输出总是与其输入相反（）

A.与门B.或门C.非门D.异或门

对于一个由JK触发器构成的时序逻辑电路，若要实现自启动功能，需要检查（）

A.状态转换图B.逻辑表达式C.真值表D.卡诺图

8位二进制数能表示的十进制数范围是（）

A.0~127B.0~255C.1~128D.1~256

算术逻辑单元（ALU）不能执行的运算是（）

A.加法B.减法C.逻辑判断D.数据存储

触发器的核心功能是（）

A.实现逻辑运算B.存储一位二进制信息C.放大信号D.转换信号电平

CMOS电路中，最基本的逻辑门是（）

A.与门B.或门C.与非门D.非门

一个8选1的多路选择器，需要的选择信号位数是（）

A.2位B.3位C.4位D.8位

同步计数器与异步计数器的主要区别是（）

A.计数速度B.触发器时钟信号是否同步C.计数范围D.功耗

只读存储器（ROM）的特点是（）

A.断电后数据丢失B.断电后数据不丢失C.可随时改写数据D.读写速度极快

异或门的输出逻辑是（）

A.输入全1输出1B.输入全0输出1C.输入不同输出1D.输入相同输出1

时序逻辑电路的输出取决于（）

A.仅当前输入B.仅历史状态C.当前输入和历史状态D.无关输入和状态

格雷码的主要特点是（）

A.有权码B.相邻码字只有一位不同C.可直接表示十进制数D.编码简单

信号的传播延迟是指（）

A.时钟脉冲的周期B.信号从一个逻辑门传播到下一个逻辑门的时间C.触发器的翻转时间D.信号的保持时间

译码器的功能是（）

A.将二进制代码转换为对应信号B.将模拟信号转换为数字信号C.将串行数据转换为并行数据D.实现逻辑运算

二、填空题（本大题共10小题，每空1分，共15分）请将正确答案填在横线上。数字电路按逻辑功能可分为__________逻辑电路和__________逻辑电路两大类。RS触发器中，当R=1、S=0时，触发器的状态为__________；当R=0、S=1时，触发器的状态为__________。8位二进制数11111111对应的十进制数是__________，对应的十六进制数是__________。组合逻辑电路中，输出仅依赖于__________，不具有__________功能。D触发器的输出在__________时刻跟随输入变化，具有__________功能。移位寄存器可实现__________数据和__________数据之间的转换。BCD码中，数字“7”的二进制表示为__________。逻辑代数的三个基本运算定律是__________、__________和分配律。串行传输的优点是__________，缺点是__________。消除组合逻辑电路竞争冒险的常用方法有__________、__________和接入滤波电容。三、判断题（本大题共10小题，每小题1分，共10分）正确的打“√”，错误的打“×”，请将答案填在括号内。与门的输出只有在所有输入都为“1”时才为“1”。（）或非门的输出只有在所有输入都为“0”时才为“1”。（）RS触发器在R=S=1时，其状态是确定的。（）全加器可以实现两个1位二进制数的加法运算，并考虑低位进位。（）时序逻辑电路的输出仅依赖于当前输入。（）格雷码是一种无权码。（）在二进制编码中，任意两个有效码字之间只有一位不同。（）D触发器的输出状态始终与输入D的状态一致。（）计数器是一种组合逻辑电路。（）逻辑门延迟越小，数字电路的工作速度越快。（）四、简答题（本大题共4小题，每小题5分，共20分）简述组合逻辑电路和时序逻辑电路的核心区别。简述JK触发器的工作原理，以及它与D触发器的区别。什么是竞争冒险？产生竞争冒险的原因是什么？简述ROM和RAM的区别，各举一个应用场景。五、计算题与设计题（本大题共4小题，共40分）（10分）用代数法化简下列逻辑函数：

F=AB+A$\overline{B}$+$\overline{A}$B+$\overline{A}$$\overline{B}$

要求写出化简过程，最终得到最简与或表达式。

（10分）已知逻辑函数F(A,B,C)=$\overline{A}$BC+A$\overline{B}$C+AB$\overline{C}$+ABC，试：

（1）列出该函数的真值表；

（2）用卡诺图化简该函数，得到最简与或表达式。

（10分）设计一个同步2进制计数器，要求实现0~3的计数功能（即00→01→10→11→00循环），采用JK触发器构成，写出设计步骤（包括状态转换图、驱动方程、输出方程），并画出逻辑电路图。（10分）设计一个组合逻辑电路，实现两个1位二进制数的全加器功能，要求：

（1）列出全加器的真值表（输入：A、B、低位进位Ci；输出：和S、高位进位Co）；

（2）写出S和Co的逻辑表达式，并化简；

（3）画出逻辑电路图（可用与门、或门、非门、异或门实现）。

密封线内不得答题参考答案及评分标准（附页）一、单选题（每小题1分，共15分）1.B2.C3.A4.B5.D6.B7.C8.B9.B10.B11.C12.C13.B14.B15.A二、填空题（每空1分，共15分）1.组合；时序2.0；13.255；FF4.当前输入；记忆5.时钟脉冲上升沿（或下降沿，合理即可）；边沿触发6.串行；并行（或并行；串行）7.01118.交换律；结合律9.线路简单（成本低）；传输速度慢10.增加冗余项；接入选通脉冲三、判断题（每小题1分，共10分）1.√2.√3.×4.√5.×6.√7.×8.×（需时钟触发）9.×10.√四、简答题（每小题5分，共20分）核心区别：（1）组合逻辑电路无存储元件，时序逻辑电路包含存储元件（触发器等）；（2分）（2）组合逻辑电路输出仅由当前输入决定，无记忆功能；（2分）（3）时序逻辑电路输出由当前输入和历史状态共同决定，具有记忆功能。（1分）JK触发器工作原理：有J、K两个输入端子，时钟触发时，J=0、K=0时保持原状态；J=0、K=1时置0；J=1、K=0时置1；J=1、K=1时翻转。（3分）区别：JK触发器功能更全面，可实现保持、置0、置1、翻转，D触发器仅能实现置0、置1（输出跟随输入），JK触发器可通过接成D触发器使用。（2分）竞争冒险：组合逻辑电路中，由于输入信号传输延迟不同，导致输出出现短暂的错误电平（尖峰脉冲）的现象。（2分）产生原因：（1）输入信号同时变化且传输路径不同；（2分）（2）逻辑门存在传输延迟。（1分）区别：（1）ROM断电后数据不丢失，RAM断电后数据丢失；（2分）（2）ROM只能读出，不能（或不易）改写，RAM可读写；（2分）应用场景：ROM用于存储固定程序（如BIOS），RAM用于存储临时数据（如计算机内存）。（1分）五、计算题与设计题（共40分）（10分）化简过程：

F=AB+A$\overline{B}$+$\overline{A}$B+$\overline{A}$$\overline{B}$

=A(B+$\overline{B}$)+$\overline{A}$(B+$\overline{B}$)（提取公因式，3分）

=A·1+$\overline{A}$·1（利用B+$\overline{B}$=1，3分）

=A+$\overline{A}$（化简，2分）

=1（利用A+$\overline{A}$=1，2分）

最简与或表达式：F=1

（10分）（1）真值表（5分，每错1个扣1分，扣完为止）：

A|B|C|F

0|0|0|0

0|0|1|0

0|1|0|0

0|1|1|1

1|0|0|0

1|0|1|1

1|1|0|1

1|1|1|1

（2）卡诺图化简（5分）：卡诺图绘制正确3分，化简过程正确1分，最简表达式F=AB+BC+AC1分。

（10分）设计步骤：

（1）状态转换图（3分）：00→01→10→11→00，标注清晰。

（2）驱动方程（4分）：设两个JK触发器为FF1（高位）、FF0（低位），状态为Q1Q0，驱动方程J1=Q0，K1=Q0；J0=1，K0=1（推导正确，表达式正确）。

（3）输出方程（1分）：无额外输出，Y=1（或省略）。

（4）逻辑电路图（2分）：触发器连接正确，驱动信号接入正确。

（10分）（1）真值表（3分）：

A|B|Ci|S|Co

0|0|0|0|0

0|0|1|1|0

0|1|0|1|0

0|1