(2025年)数电例题讲解(带答案)

(2025年)数电例题讲解(带答案)例1组合逻辑电路设计：8线-3线优先编码器某数字系统需设计一个8线-3线优先编码器，输入信号为I₀~I₇（低电平有效），优先级从I₇到I₀依次降低（I₇优先级最高）。输出为3位二进制码Y₂Y₁Y₀（高电平有效），同时要求附加输出GS（编码有效标志，高电平有效，仅当至少一个输入有效时GS=1）。分析与解答：优先编码器的核心是保证高优先级输入有效时，低优先级输入被忽略。输入I₀~I₇为低电平有效（即输入为0时表示有编码请求），输出Y₂Y₁Y₀为高电平有效（输出为1表示对应二进制位为1）。1.列真值表根据优先级规则，当I₇=0（有效）时，无论其他输入如何，输出Y₂Y₁Y₀=111（对应二进制7），且GS=1；若I₇=1（无效），则检查I₆是否为0，若I₆=0则输出Y₂Y₁Y₀=110（对应6），依此类推。当所有输入均为1（无有效请求）时，输出Y₂Y₁Y₀=000，GS=0。真值表如下：I₇I₆I₅I₄I₃I₂I₁I₀Y₂Y₁Y₀GS0×××××××111110××××××1101110×××××10111110××××100111110×××0111111110××01011111110×0011111111100001111111110000（注：×表示任意电平，因高优先级输入无效时低优先级才可能被响应）2.逻辑表达式推导通过观察真值表，Y₂为1的条件是I₇、I₆、I₅、I₄中至少有一个有效（低电平），即：Y₂=I₇’+I₆’·I₇+I₅’·I₇·I₆+I₄’·I₇·I₆·I₅但由于I₇优先级最高，当I₇=0时，无论其他输入如何Y₂=1，因此可简化为：Y₂=I₇’+(I₇·I₆’)+(I₇·I₆·I₅’)+(I₇·I₆·I₅·I₄’)同理，Y₁的有效条件是I₇、I₆、I₃、I₂中至少有一个有效（考虑优先级），化简后：Y₁=I₇’+I₆’·I₇+(I₇·I₆·I₅·I₄·I₃’)+(I₇·I₆·I₅·I₄·I₃·I₂’)GS的逻辑为“至少一个输入有效”，即GS=(I₀’+I₁’+I₂’+I₃’+I₄’+I₅’+I₆’+I₇’)’（输入低有效，故用或非取反）。3.用与非门实现将逻辑表达式转换为与非形式。例如，Y₂可表示为：Y₂=(I₇’·I₆’·I₅’·I₄’)’（因I₇’+I₆’+I₅’+I₄’=(I₇·I₆·I₅·I₄)’，再取反即得与非形式）。同理推导Y₁、Y₀和GS的表达式，最终用与非门连接各输入即可实现。例2时序逻辑电路设计：同步六进制计数器用JK触发器设计一个同步六进制计数器，要求状态转换顺序为000→001→010→011→100→101→000（循环），需分析电路的自启动能力。分析与解答：同步计数器的特点是所有触发器的时钟信号同步，驱动方程需根据状态转换表推导。1.状态转换表与激励表六进制计数器有6个有效状态（000~101），2个无效状态（110、111）。状态转换表如下（Q₂为高位，Q₁为中位，Q₀为低位）：当前状态Q₂Q₁Q₀下一状态Q₂⁺Q₁⁺Q₀⁺000001001010010011011100100101101000110?（需假设）111?（需假设）根据JK触发器的特性方程Q⁺=JQ’+K’Q，可列出各触发器的激励表（J、K取值）：以Q₀为例：Q₀=0→Q₀⁺=1时，J₀=1，K₀任意（通常取1）；Q₀=1→Q₀⁺=0时，J₀任意（取0），K₀=1；Q₀=0→Q₀⁺=0时，J₀=0，K₀任意；Q₀=1→Q₀⁺=1时，J₀任意，K₀=0。同理推导Q₁、Q₂的激励表，最终得到各触发器的J、K表达式：2.驱动方程推导通过卡诺图化简（以Q₂为例）：有效状态中，Q₂的转换为：000→001（Q₂=0→0），001→010（0→0），010→011（0→0），011→100（0→1），100→101（1→1），101→000（1→0）。卡诺图变量为Q₂Q₁Q₀，输出为Q₂⁺。化简得：Q₂⁺=Q₁Q₀Q₂’+Q₂Q₁’（仅当Q₁=Q₀=1且Q₂=0时，Q₂⁺=1；当Q₂=1且Q₁=0时，Q₂⁺=0）。结合JK特性方程Q₂⁺=J₂Q₂’+K₂’Q₂，对比得：J₂=Q₁Q₀，K₂=Q₁’同理，Q₁⁺的卡诺图化简得：Q₁⁺=Q₀Q₁’+Q₂’Q₁Q₀’（当Q₀=1且Q₁=0时，Q₁⁺=1；当Q₂=0、Q₀=0且Q₁=1时，Q₁⁺=0）。对应J₁=Q₀，K₁=Q₂’Q₀’Q₀的转换为每状态翻转一次（0→1→0→1→0→1→0），故Q₀⁺=Q₀’，即J₀=1，K₀=1。3.自启动能力分析检查无效状态110和111的转换：状态110：Q₂=1，Q₁=1，Q₀=0J₂=Q₁Q₀=1×0=0，K₂=Q₁’=0’=1→Q₂⁺=0×1’+1’×1=0J₁=Q₀=0，K₁=Q₂’Q₀’=0’×0’=1×1=1→Q₁⁺=0×1’+1’×1=0J₀=1，K₀=1→Q₀⁺=1×0’+1’×0=1下一状态：001（有效状态）状态111：Q₂=1，Q₁=1，Q₀=1J₂=Q₁Q₀=1×1=1，K₂=Q₁’=0→Q₂⁺=1×0’+0’×1=1J₁=Q₀=1，K₁=Q₂’Q₀’=0×0=0→Q₁⁺=1×0’+0’×1=1J₀=1，K₀=1→Q₀⁺=1×0’+1’×1=0下一状态：110（经110→001进入有效循环）因此，电路能从无效状态自动进入有效循环，具备自启动能力。例3时序逻辑应用：序列检测器设计设计一个米利型同步时序电路，用于检测输入序列“1011”（允许重叠检测，如输入101011时，第二个“1011”从第3位开始），用D触发器实现。分析与解答：米利型电路的输出与当前状态和输入有关，需通过状态转换图描述状态转移和输出逻辑。1.状态定义与转换图定义状态S₀（初始状态，未检测到任何匹配位）、S₁（检测到第一个1）、S₂（检测到10）、S₃（检测到101）、S₄（检测到1011，输出1）。状态转换规则：S₀：输入x=1→S₁（输出0）；x=0→S₀（输出0）S₁：输入x=0→S₂（输出0）；x=1→S₁（保持，因可能重叠，如11→仍为S₁）S₂：输入x=1→S₃（输出0）；x=0→S₀（回到初始）S₃：输入x=1→S₄（输出1）；x=0→S₂（1010→回到10状态）S₄：输入x=1→S₁（10111→新的1开始）；x=0→S₂（10110→10状态）状态转换图如下（→表示输入x=0/1时的转移，括号内为输出）：S₀─x=1→S₁(0)；S₀─x=0→S₀(0)S₁─x=0→S₂(0)；S₁─x=1→S₁(0)S₂─x=1→S₃(0)；S₂─x=0→S₀(0)S₃─x=1→S₄(1)；S₃─x=0→S₂(0)S₄─x=1→S₁(0)；S₄─x=0→S₂(0)2.状态编码与状态表采用2位二进制编码（S₀=00，S₁=01，S₂=10，S₃=11，S₄需扩展为3位？不，4个状态需2位，但此处S₀~S₄共5个状态，故用3位编码或2位（需处理冗余状态）。此处选择3位编码（S₀=000，S₁=001，S₂=010，S₃=011，S₄=100）。状态表（当前状态Q₂Q₁Q₀，输入x，下一状态Q₂⁺Q₁⁺Q₀⁺，输出Z）：Q₂Q₁Q₀x=0x=1Z（x=1时）000000/0001/00001010/0001/00010000/0011/00011010/0100/11100010/0001/00（注：格式为“下一状态/输出”）3.驱动方程与输出方程D触发器的驱动方程为D=Q⁺，因此需根据状态表写出各Q⁺的逻辑表达式。以Q₀为例：Q₀⁺在x=1且当前状态为000时=1（S₀→S₁）；x=1且当前状态为001时=1（S₁→S₁）；x=1且当前状态为100时=1（S₄→S₁）。化简得：Q₀⁺=(Q₂’Q₁’Q₀’+Q₂’Q₁’Q₀+Q₂Q₁’Q₀’)·x同理推导Q₁⁺和Q₂⁺的表达式，最终输出Z仅在状态S₃且x=1时为1，即Z=Q₂’Q₁Q₀·x。例4模数转换电路：逐次逼近型ADC分析某8位逐次逼近型ADC的参考电压VREF=5V，时钟频率f=1MHz。（1）若输入模拟电压Vi=3.2V，求转换结果的数字量；（2）计算该ADC的分辨率；（3）求完成一次转换所需的时间。分析与解答：逐次逼近型ADC通过“从高位到低位逐位试探”的方式转换，8位ADC有2⁸=256个量化等级。（1）数字量计算ADC的量化单位（分辨率）Δ=VREF/(2ⁿ-1)=5V/255≈0.0196V。Vi=3.2V对应的数字量D满足D×Δ≤Vi<(D+1)×Δ，即D=Vi/Δ=3.2/0.0196≈163.27，取整D=163（二进制1010001