EDA技术优化的交通灯控制器设计

湖北民族学院

信息工程学院

EDA课程设计汇报书

题目：基于EDA技术的交通灯控制器设计

专业：电气工程及其自动化

班级；_________________

学号：_____________________

学生姓名：_____________________________

教师：袁海林___________________

2023年5月19日

信息工程学院课程设计任务书

学号学生姓名专业（班级）0308407

设计题目基于EDA技术的交通控制器设计

设

计

技

以EDA为中央处理器，配合FPGA,通过程序进行控制来实现整个过程。

术

参

数

设

计

要

求

工

作规定：字数在5000左右

量

工

作

计

划

参［1］徐春娇.基于VHDL状态机设计的智能交通控制灯制］.中国地质大学（北京）：

考

地球物理与信息技术学院，2023.

资

料［2］曹敏晖.都市交通存在口勺问题及对策分析U）］.河南：郑州轻工业学院，2023.

指导教师签字

学生姓名：学号：_班级：()308407

课程设计题目：基于EDA技术的交通控制设计_________________________

指导教师评语：

成绩：__________

指导教师：_____________

年月日

信息工程学院课程设计成绩评估表年月日

摘要

实现路口交通灯系统控制的措施诸多，可以用原则逻辑器件、可编程序控制器PLC、

单片机等方案来实现。不过这些控制措施的功能修改及调试都需要硬件电路的支持，在一定

程度上增长了设计难度。采用EDA技术，应用VHDL硬件电路描述语言实现交通灯系统控

制器的设计，运用QUARTOSII集成开发环境进行综合、仿真，并下载到CPLD可编程逻

辑器件中，完毕系统H勺控制作用。该灯控制逻辑逻辑可实现3种颜色灯口勺交替点亮、时间的

倒计时，指挥车辆和行人安全通行“1

关键词：EDA;FPGA;交通控制器

Abstract:Theintersectiontrafficlightcontrolsystemtoachievemanyways,youcan

usestandardlogicdevices,programmablelogiccontrollerPLC,SCMandotherprogramsto

achieve.However,thefunctionofthesecontrolmethodsarerequiredtomodifyand

debughardwaresupport,toacertainextent,increasethedesigndifficulty.WithEDAtechnologies,

applications,hardwaredescriptionlanguageVHDLtrafficsignalsystemcontrollerdesign,theuse

ofQUARTUSIIintegrateddevelopmentenvironmentforsynthesis,simulation,anddownloadto

theCPLDprogrammablelogicdevices,completesystemcontrolfunction.Thelightcontrol

logiclogiccanberealizedin3colorsalternatinglightslit,thetimeofthecountdown,

commandvehiclesandpedestrianssafepassage11]

Keywords:EDA;FPGA;trafficcontroller

目•录

目录

基于EDA技术H勺交通控制器设计...................................

摘要...........................................................

I概述...........................................................

2交通控制器用到的理论知识......................................

2.1EDA技术................................................

2.2硬件FPGA.............................................................................................

3交通控制器的设计...............................................

3.1系统设计规定............................................

3.2系统设计方案............................................

3.2.1交通控制模块..........................................

定期单元模块................................................

3.3重要VHDL源程序及分析................................

控制器逻辑描述..............................................

3.3.230s定期单元的VHDL源程序..........................

3.3.35s定期单元日勺VHDL源程序...........................

3.3.426s定期单元的VHDL源程序..........................

4设计总结.......................................................

参照文献.........................................................

1概述

此前一般的交通灯控制器只能根据事先给定的时间进行通道的通禁控制，但由于如今车

辆的迅速增多，给都市交通增长了严重的承担，而交通灯在其中正饰演着越来越重要的角色。

因此，规定寻找一种可以随时针对通道上车辆口勺密集度夹控制和调整此通道的通禁时间，以

期抵达自动控制的I目的，从而减少不合理的堵车现象的发生。下面H勺设计中我们融入了这种

思想，并将针对VHDL语言描述作详细简介。VHDL语言是一种全方位的硬件描述语言，

包括系统行为级、寄存器传播级和逻辑门级多种设计层次，支持构造描述、数据流描述以及

行为描述三种描述形式的混合描述，可完毕自顶向下的电路设计过程。

2交通控制器用到的理论知识

2.1EDA技术

EDA是电子设计自动化（ElectronicDesignAutomation）H勺缩写，在20世纪90年代初

从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机

辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件

平台上，用硬件描述语言HDL完毕设计文献，然后由计算机自动地完毕逻辑编译、化简、

分割、综合、优化、布局、布线和仿真，直至对于特定目日勺芯片的适配编译、逻辑映射和编

程下载等工作。

回忆近30年电子设「技术的发展历程，可将EDA技术分为三个阶段。

七十年代为CAD阶段，人们开始用计算机辅助进行IC版图编辑、PCB布局布

线，取代了手工操作，产生了计算机辅助设计的概念。

八十年代为CAE阶段，与CAD相比，除了纯粹MJ图形绘制功能外，又增长了

电路功能设计和构造设计，并且通过电气连接网络表将两者结合在一起，实现了工

程设计，这就是计算机辅助工程的概念。CAEH勺重:要功能是：原理图输入，逻辑仿

真，电路分析，自动布局布线，PCB后分析。

九十年代为ESDA阶段，尽管CAD/CAE技术获得了巨大的成功，但并没有把

人从繁重口勺设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还

不高，多种EDA软件界面千差万别，学习使用困难，并且互不兼容，直接影响到设

计环节间H勺衔接。基于以上局限性，人们开始追求：贯沏整个设计过程口勺自动化，

这就是ESDA即电子系统设计自动化.

2.2硬件FPGA

FPGA(Field—ProgrammableGateArray),即现场司编程门阵列，它是在PAL、GAL>

CPLD等可编程器件日勺基册上深入发展日勺产物。它是作为专用集成电路(ASIC)领域中的

一种半定制电路而出现的，既处理了定制电路口勺局限性，又克服了原有可编程器件门电路数

有限的缺陷

FPGA采用了逻辑单元阵列LCA(LogicCellArray)这样一种概念，内部包括可配置

逻辑模块CLB(ConfigurableLogicBlock)s输出输入模块1OB(InputOutputBlock)和内部

连线(Interconnect)三个部分。FPGA曰勺基本特点重要有：

(1)采用FPGA设计ASIC电路，顾客不需要投片生产，就能得到合用的芯片。

(2)FPGA可做其他全定制或半定制ASIC电路的中试样片。

(3)FPGA内部有丰富的触发器和I/O引脚。

(4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小日勺器件之一。

(5)¥6人采用高速d4乂0$工艺，功耗低，可以与CMOS、TTL电平兼容。

可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA

是由寄存在片内RAM中向程序来设置其工作状态口勺，因此，工作时需要对片内於JRAM进

行编程。顾客可以根据不同样的配置模式，采用不同样的编程方式。

加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完毕后，FPGA进

入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA可以反复使用。

FPGA卧J编程不必专用的JFPGA编程器，只须用通用日勺EPROM、PROM编程器即可。当需

要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA,不同样的编程数据,

可以产生不同样日勺电路功能。因此，FPGA的使用非常灵活。

FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROMB勺方式；主从模式可

以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA：外设模式

可以将FPGA作为微处理器的外设，由微处理器对其编程［6］。

怎样实现迅速的时序收敛、减少功耗和成本、优化时钟管理并减少FPGA与PCB并行

设计H勺复杂性等问题，一直是采用FPGA的系统设计工程师需要考虑的关键问题。如今，

伴随FPGA向更高密度、更大容量、更低功耗和集成更多1P的方向发展，系统设计工程师

在从这些优秀性能狭益的同步，不得不面对由于FPGA前所未有的性能和能力水平而带米

的新U勺设计挑战。

3交通控制器的设计

3.1系统设计规定

图3-1十字路口交通灯

该交通管理器十字路口甲、乙两条道路(如图3-1)的红、黄、绿三色灯，指挥

车辆和行人安全通行。

3.2系统设计方案

交通控制模块

(1)SO状态体现乙道绿灯凫，甲道红灯亮，30秒定期器开始计时，月.通车时间不超

过30秒；

(2)S1状态体现乙道通车时间己抵达30秒，此时，乙道黄灯亮，甲道红灯亮，5秒

定期器开始计时：

(3)S2状态体现乙道黄灯时间已超过5秒，此时，乙道红灯亮，甲道绿灯亮，30秒

定期器开始计时:

(4)S3状态体现甲道通车时间已超过30秒，此时，乙道红灯亮，甲道绿灯亮，5秒

定期器开始计时：后来当甲道黄灯亮计时超过5秒时，接S0状态。

(5)甲、乙两道红、黄、绿三个灯分别用RI、YLGI和R2、Y2、G2体现。灯亮用

“1”体现，灯不亮用：“0”体现。则两个方向信号灯的4种状态，如下表所示。

信号灯输出状态表

输出状态R1Y1G1R2Y2G2

so100001

S1100010

S2001100

S3010100

系统流程图如下:

图3-2交通管理器工作流程图

定期单元模块

本设计中『'J定期单元模块有三个，分别为count30s,count26s,Count5s,它们

定期时间不同样。在定期单元count30s,count26s,Count5s的设计中，为设计规定

需进行减计数，本设计中使用的是加法计数。

3.3重要VHDL源程序及分析

本设计采用层次描述方式，也采用原理图输入和文本输入混合方式建立描述文献。图

3-3是交通管理器顶层图形输入文献，它用原理图形式表明系统的构成，即系统由控制器和

3个定期计数器构成；3个定期计数器日勺模分别为26、5、30。

COLfNT26

图3-3交通管理器顶层图形文献

3.3.1控制器逻辑描述

此交通灯控制源程序，运用状态机实现对甲道，乙道指示灯日勺控制和有关电路口勺使能控

制。程序中elk为脉冲信号的输入端，SM,SB分别为主干道，支干道有车无车日勺体现信号

输入端，1体现有车，（）体现无车。Rl，Yl,G1分别为甲道红灯，黄灯，绿灯亮暗控制信

号的输出端，R2,Y2,G2分别为乙道红灯，黄灯，绿灯控制信号的输出端，其中值为1时

控制灯亮，值为0时控制灯灭。程序的状态转换如图3-3所示。

IFreset='l,THEN

state<=sO;

ELSIF(clk'EVENTANDclk=?r)THEN

程序运用进程的次序语句，在脉冲信号elk的作用下，由系统好位信号reset,决定state

的变化。当resets时，state赋值sO状态,假如脉冲信号存在且为1,就进入case语句,如

下：

CASEstateIS

WHENsO=>IFwl=,I*THEN——条件信号赋值语句

statc<=s1;

ENDIF;

WHENs1=>IFw2=TTHEN

state<=s2;

ENDIF;

WHENs2=>IFw3=,l'THEN

state<=s3;

ENDIF;

WHENs3=>IFw2='1'THEN

state<=sO;

ENDIF;

ENDCASE;

控制器处在SO状态时，为了实现甲道处在通行状态，而乙道严禁通行的功能，由现时

间W1决定次状态而进行对应日勺跳转。SO状态，乙道绿灯亮，甲道红灯亮，若W1等于1,

体现SO状态执行完毕，则转入S1状态；若W1不等于1,体现so状态正在执行，见继续

执行SO状态。当Wl=l,即乙道停车，甲道严禁，则执吁S1状态，否则继续执行so状态,

直到W1等于lo

控制器处在S1状态时，为了实现甲道处在通行状态，而乙道严禁通行的功能，由现时

间W2决定次状态而进行对应口勺跳转。S1状态，甲道红灯亮，乙道黄灯亮，若W2等于1,

体现S1状态执行完毕，则转入S2状态；若W2不等于1,体现S1状态正在执行，贝!继续

执行S1状态。当W2=l,即乙道严禁，甲道通行，则执吁S2状态，否则继续执行S1状态,

直到W2等于1.1

控制器处在S2状态时，为了实现甲道处在停车状态，而乙道严禁通行的功能，由现时

间W3决定次状态而进行对应口勺跳转。S2状态，甲道绿灯亮，乙道红灯亮，若W3等于1,

体现S2状态执行完毕，则转入S3状态；若W3不等于1,体现S2状态正在执行，见继续

执行S2状态。当W3=l,即乙道严禁，甲道停车，则执行S3状态，否则继续执行S2状态,

直到W3等于1。

控制器处在S3状态时，由现时间W2决定次状态而进行对应的跳转。S3状态，甲道黄

灯亮，乙道红灯亮，若W2等于1,体现S3状态执行完毕，则转入SO状态；若W3不等于

1,体现S3状态正在执行，则继续执行S3状态。当W2=l,即甲道严禁，乙道通行，则执

行SO状态，否则继续执行S3状态，直到W3等于1。

cl〈=TWHENsta:e=sOELSE'O';

c2<=,1'WHENsta:e=s1ORstate=s3ELSE'O';

c3〈=TWHENsta:e=s2ELSE'O’;

rl<=,I>WHENstate=s1ORstate=sOELSE'O';

ylv="'WHENstatc=s3ELSE'O’;

glv='1'WHENstatc=s2ELSE'O';

r2〈=TWHENstatc=s2ORstatc=s3ELSE'O';

y2<=>l'WHENstate=slELSE'O';

g2<=*l'WHENstate=sOELSEU;

ENDbehave;

当控制器处在sO状态时，cl=l,g2=l,rl=l,即控制乙道的计数器开始计数，乙道绿灯亮,

甲道红灯亮，否则cl、g2、rl清零；

当控制器处在si状态时，c2=l,y2=I,rl=l,即控制公共俘车的计数器开始计数，乙道黄

灯亮，甲道红灯亮，否则c2、y2、rl清零；

当控制器处在s2状态时，c3=l,gl=l,r2=l,即控制甲道的计数器开始计数，甲道绿灯亮,

乙道红灯亮，否则c3、gkr2清零。

3.3.230s定期单元的VHDL源程序

30s定期单元/、JVHDL源程序，使用加法计数，实现信号值自加。程序中elk为脉冲信号

的输入端，enable为甲乙道定期器使能信号输入端，1为开始计数，0体现不计数。

BEGIN

PROCESS(clk)

VARIABLEcn(:INTEGERRANGE30DOWNTO0;

BEGIN

IF(clk'EVENTANDelk='1')THEN

IFenable='1'ANDcnt<30THEN

cnt:=cnt+l;

ELSE

cnt:=O;

ENDIF;

ENDIF;

IFcnt=30THEN

cv二T;

ELSE

c<=,0,;

ENDIF;

ENDPROCESS;

3.3.35s定期单元的VHDL源程序

5s定期单元口勺设计原理与30s定期单元的设计原理用似，使用加法计数，实现信号值自

加。程序中elk为脉冲信号输入端。enable为甲乙道定期器使能信号输入端，1为开始计数,

0体现不计数。

BEGIN

PROCESS(clk)

VARIABLEent:INTEGERRANGE5DOWNTO0;

BEGIN

IF(clk,EVENTANDelk='1')THEN

IFenable-'1'ANDcnt<5THEN

cnt:=cnt+l;

ELSE

cnt:=O;

ENDIF;

ENDIF;

IFcnt=5THEN

c〈二T;

ELSE

c<='0'；

ENDIF;

ENDPROCESS:

3.3.426s定期单元的VHDL源程序

26s定期单元的设计原理与30s定期单元Fl勺设计原理相似，使用加法计数，实现信号值自

加，程序中elk为脉冲信号输入端。enable为甲乙道定期器使能信号输入端，1为开始计数,

0体现不计数。

BEGIN

PROCESS(clk)

VARIABLEent:INTEGERRANGE26DOWNTO0;

BEGIN

IF(clk^VENTAND