CN110211620B 具有改进的编程性能的存储器设备及其操作方法 （三星电子株式会社）

US2010054036A1,2010具有改进的编程性能的存储器设备及其操接至多条字线中的第一字线的存储器单元执行一电平的电平的电压施加到多条字线中的第三2将第一电平的导通电压施加到所述多条字线中的第一字线和第二字线对连接至所述多条字线中的第一字线的存储器单元执对连接至所述多条字线中的第二字线的存储器单元执将低于第二电平的电平的电压施加到所述多条字其中，对部分单元串执行预充电操作包括将预充电电压施加其中，所述存储器单元阵列还包括连接至所述多个单元串的另一其中，对部分单元串执行预充电操作包括将预充电电压施加到一个或多个公共源极于对其执行第一编程操作和第二编程操作的存储器单元的重叠阈及9.一种操作存储器设备的方法，所述存储器设备包将第一电压施加到所述多条字线中的第一字线和与第一字线相邻的3对连接至第一字线和第二字线的存储器单元执存储器单元阵列，包括包含多个存储器单元的多个单元串、分别连控制逻辑，包括预充电控制电路，用于控制对所述多个单元串中其中，所述多个数据编程步骤包括顺序地形成所述多个存二电平的导通电压被施加到所述多条字线中的选择字线和与器单元中的对其执行第一编程操作的存储器单元的阈值其中，所述存储器单元阵列还包括连接至所述多个单元串的另一其中，所述存储器设备还包括公共源极线驱动器，用于响应使得地电压被施加到除选择字线和与选择字线相4多个通道层，其通过所述多个栅极导电层在垂直于所述上衬底的上表面的方向上延5[0002]本申请要求于2018年2月28日在韩国知识产权局提交的韩国专利申请第10-2018-线的存储器单元执行第一编程操作；将第一电平的导通电压施加到第一字线和第二字线；与第一字线相邻的第二字线，并对多个单元串中的一个或多个非选择单元串执行预充电；电平的第二电压施加到第一字线和第二字线；以及对一个或多个非选择单元串执行预充6[0013]图5是示出根据本发明构思的示例性实施例的图4的存储器块中的第一存储器块[0014]图6是示出根据本发明构思的示例性实施例的图4的存储器块中的第一存储器块[0015]图7示出根据本发明构思的示例性实施例的图5的第一存储器块的横截面的一部[0018]图10A和图10B是示出根据本发明构思的示例性实施例的操作存储器设备的方法[0020]图12A和图12B是示出根据本发明构思的示例性实施例的操作存储器设备的方法[0021]图13A至图13D是示出根据本发明构思的示例性实施例的操作存储器设备的方法[0022]图14是示出根据本发明构思的示例性实施例的存储器设备应用于固态驱动器[0023]本发明构思的示例性实施例提供了具有改进的编程性能的存储器设备及其操作[0026]在本发明构思的示例性实施例中，存储器系统1可以由安装在电子设备中的内部7[0027]存储器控制器10可以控制存储器设备100以响应于来自主机HOST的记录/读取请备100之间发送和接收将要编码的数据DATA和读取的数[0028]在存储器控制器10中提供的缓冲器存储器12可以临时存储从主机HOST发送的数[0029]在本发明构思的示例性实施例中，基于存储在缓冲器存储于存储在缓冲器存储器12中的第二数据项，执行对连接至存储器单元阵列110的第二字线元阵列110可以包括分别连接至多条串选择线和多条位线相交的点的多个单元串(或NAND多个单元串中的部分单元串的预充电操作。例如，预充电控制电路132可以控制行解码器以将导通(turn-on)电压施加到特定字线和与特定字线相邻的字线。导通电压可以是具有不小于连接至特定字线和与特定字线相邻的字线的存储器单元的阈值电压的电平的电压。导通电压被施加到特定字线和与特定字线相邻的字线。在本发明构思的示例性实施例中，连接至特定字线和与特定字线相邻的字线的存储器单元的阈值电压可以指代在执行第一8[0038]在采用多个编程步骤来写入存储器设备100的数据时，在对非选择单元串执行的充电电压可以被发送到连接至选择字线的存储器单元的通道(channel)，所以在稍后的编[0039]图2A至图2C是示出根据本发明构思的示例性实施例的编选择线单元中按照第一字线WL[1]、第二字线WL[2]和第三字线WL[3]的顺序执行第一编程[0043]在对连接至第二字线WL[2]的存储器9值电压分布。根据本示例性实施例，示出了通过三层单元(TLC)方法对存储器单元进行编擦除状态E的阈值电压分布一起，可以形成第一编程状态P1至第七编程状态P7中的阈值电各个编程状态中的分布可以与其他相邻分布重叠。第一编程操作1stPGM可以被称为预编值电压分布。第二编程操作2ndPGM可以在形成有初级(primary)粗略分布的存储器[0049]参考图3，可以以字线为单位执行第一编程操作1stPGM和第二编程操作2ndPGM。接至第二字线WL[2]的存储器单元执行第一编程操作1stPGM。然后，对连接编程操作2ndPGM。在下文中，可以在剩余的字线上执行根据上述模式的第一编程操作1st[0050]根据本示例性实施例的第一编程操作1stPGM和第二编程操作2ndPGM可以被称为储器单元阵列110可以通过公共源极线CSL连接至公共源极线驱动[0054]例如，包括在存储器单元阵列110中的多个存储器单元可以是尽管供应的电力被[0055]存储器单元阵列110包括多个存储器块BLK1至BLKz，并且存储器块BLK1至BLKz中的每一个可以具有平面结构或三维结构。存储器单元阵列110可以包括下述各项中的至少作，可以产生提供给选择字线的编程电压V_PGM和提供给非选择字线的通过电压(pass小于对其执行第一编程操作1stPGM的存储器据编程到存储器单元阵列110或从存储器单元阵列110读取数据的各种内部控制信号。例可以将编程电压V_PGM提供给选择存储器单元的字线，并且可以将通过电压V_PASS提供给感测放大器来操作并且可以感测存储在存储器单元阵列110中的数据于存储器单元阵列110的第一编程操作1stPGM和第二编程操作2ndPGM，这仅是示例性的。串可以是非选择单元串。预充电控制电路132控制要在执行第一编程操作1stPGM和第二编[0066]在预充电操作期间，可以通过位线BL和公共源极线CSL中的至少一个将预充电电和公共源极线CSL二者将预充电电压施加到非选[0067]图5是示出根据本发明构思的示例性实施例的图4的存储器块中的第一存储器块线GSL和/或第八字线WL8与串选择线SSL1至SSL3之间的衬底。衬底SUB可以由半导体材料形成，例如，硅(Si)、锗(Ge)、锗化硅(SiGe)、砷化镓[0070]在衬底SUB中，可以提供沿第一方向在衬底SUB上延伸并掺杂有第二导电类型(例绝缘层IL接触衬底SUB。详细地，每个柱P的表面层S可以包括掺杂有第一导电类型的硅材[0074]图6是示出根据本发明构思的示例性实施例的图4的存储器块中的第一存储器块存储器块BLK1至BLKz可以如图6所示那样实现。第一存储器块BLK1可以包括多个NAND单元单元串NS12、NS22和NS32被提供在第二位线BL2与公共源极线CSL之间。NAND单元串NS13、以对应于第三列。[0078]连接至一条串选择线的NAND单元串可以配置一行。例如，连接至第一串选择线[0079]每个NAND单元串的串选择晶体管SST可以连接至串选择线SSL1至SSL3中的对应的单元串的地选择晶体管GST连接至地选择线GSL1至GLS3中的对应的一条地选择线。串选择[0081]图7示出根据本发明构思的示例性实施例的图5的第一存储器块的横截面的一部[0085]图8是示出根据本发明构思的示例性实施例的操作存储器设备的方法的流程图。[0092]图10A和图10B是示出根据本发明构思的示例性实施例的操作存储器设备的方法[0094]在本发明构思的示例性实施例中，在用于执行第二编程操作2ndPGM的预充电时线WLn-1至第(n+1)字线WLn+1的存储[0095]在本发明构思的示例性实施例中，可以将地电压(例如，VWL_Unsel)施加到除第[0099]图10B的定时图类似于图10A的定时图。根据本示例性实施例，在预充电时段PRC中，施加到选择位线BL_Sel和非选择位线BL_Unsel的所有电压(例如，VBL_Sel和VBL_可以在第二恢复时段RCV2之后在第四时间可以示出在执行第一编程操作1stPGM和第二编程操作2ndPGM之前的预充电时段PRC中的构思的示例性实施例中，在预充电时段PRC中，导通电压V_ON可以被施加到第(k-1)字线操作2ndPGM。在将导通电压V_ON施加到连接至第(k-1)存储器单元MCk-1的第(k-1)字线[0104]图12A和图12B是示出根据本发明构思的示例性实施例的操作存储器设备的方法[0105]图12A的定时图类似于图10A的定时图。根据本示例性实施例，在预充电时段PRC[0108]图13A至图13D是示出根据本发明构思的示例性实施例的操作存储器设备的方法[0109]图13A的定时图类似于图10A的定时图。根据本示例性实施例，在预充电时段PRC第一恢复时段RCV1和第二恢复时段RCV2中，分别施加到选择位线BL_Sel和非选择位线BL_[0113]图13D的定时图类似于图13C的定时图。根据本示例性实施例，在预充电时段PRC[0114]图14是示出根据本发明构思的示例性实施例的存储器设备应用于固态驱动器