CN110634857B 包括多倍高度标准单元的集成电路及其设计方法 （三星电子株式会社）

US2016254256A1,201包括多倍高度标准单元的集成电路及其设提供了包括多倍高度标准单元的集成电路电力轨在第一方向上延伸并且在垂直于第一方一至第三选择栅极线在第一电力轨和第二电力轨之间的第一区域以及第二电力轨和第三电力2第一电力轨、第二电力轨和第三电力轨，在第一方向上延伸第一选择栅极线、第二选择栅极线和第三选择栅极线，在所述电力轨之间的第一区域以及所述第二电力轨和所述第三电力轨之间的第二区域上方沿所行连接配线，在所述第一方向上延伸以连接所述第一选择栅极线和所述第二选择栅极线连接所述第一区域中的选择晶体管的第一栅电极和所述第二区域中的选择晶体管的第二栅电极，所述第一栅电极对应于所述第二选择栅极线的一部分，并且所述第二栅电极对应于所述第二选择栅极线的另所述第一选择栅极线、所述第三选择栅极线和所述行连接配线形成接收所述第二选择栅极线用作接收第二选择信号的第二所述第一区域中的选择晶体管的第一栅电极相对应的第一栅极段以及与所述第二区域中接所述第三选择栅极线的所述第一栅极段和所述第三选择栅极线的所所述第一区域中的第一多路复用器，所述第一多路复用器基于第一所述第二区域中的第二多路复用器，所述第二多路复用器基于所述第所述第一多路复用器包括位于金属层中并被配置为提供所述第一输出信号的第一输3所述第一输出配线的列延伸部分沿着所述第一选择栅极线或所述第三选择栅极线在所述第二多路复用器包括位于第一金属层中并被配置为提供所述第二输出信号的第所述第二输出配线的列延伸部分沿着所述第二选择栅极线在所述第二选择栅极线上第一选择晶体管，由所述第二选择信号的反相电压电平门控第三选择晶体管，由所述第一选择信号的反相电压电平门控及第五选择晶体管，由所述第二选择信号的反相电压电平门控第七选择晶体管，由所述第一选择信号的反相电压电平门控所述第一选择栅极线用作所述第二选择晶体管和所述第六选择晶体所述第二选择栅极线用作所述第一选择晶体管、所述第四选择晶所述第三选择栅极线用作所述第三选择晶体管和所述第七选择晶体所述第一选择晶体管、所述第三选择晶体管、所述第五选择晶体管和所所述第二选择晶体管、所述第四选择晶体管、所述第六选择晶体管和所4第三选择晶体管，由所述第一选择信号的反相电压电平门控第七选择晶体管，由所述第一选择信号的反相电压电平门控所述行连接配线位于与所述第一金属层不同的第二金基于所述放置和所述布线的结果产生定义所述集成电路所述半导体衬底上的第一电力轨、第二电力轨和第三电力轨，在第一方所述半导体衬底上的第一选择栅极线、第二选择栅极线和第三一电力轨和所述第二电力轨之间的第一区域以及所述第二电力轨和所述第三电力轨之间所述半导体衬底上的行连接配线，在所述第一方向上延伸以连接5第一区域以及第二电力轨和第三电力轨之间的第二区域，并且在第一方向上顺序地布置。6[0009]通过参考附图详细描述示例性实施例，各种特征对于本领域技术人员将变得清[0019]图10和11示出了与图5的集成电路对应的标准单元的布局的示例实施例的平面[0021]图13和14示出了与图12的集成电路对应的标准单元的布局的示例实施例的平面[0028]下面将参照附图更全面地描述各种示例实施例，在附图中示出了一些示例实施[0031]第一电力轨PR1、第二电力轨PR2和第三电力轨PR3形成在半导体衬底上方并沿第7[0032]第一选择栅极线GL1、第二选择栅极线GL2和第三选择栅极线GL3形成在半导体衬PR2之间的第一区域RG1以及第二电力轨PR2和第三电力轨PR3之间的第二区域RG2。第一选GL2和GL3上方的金属层中。行连接配线RCW可以经由竖直接触件VC1和VC2连接到第一选择一选择信号A的第一选择节点，并且第二选择栅极线GL2可以形成接收第二选择信号B的第线GL2和第三选择栅极线GL3处于由三个或更多个电力轨限定的两个或更多输出信号Y1。第二多路复用器MX2可以基于第一选择信号A和第二选择信号B选择第三输入[0038]参考图1和图2，第一多路复用器MX1可以形成在第一电力轨PR1和第二电力轨PR2间的第二区域RG2中。第一多路复用器MX1和第二多路复用器MX2可以共同接收第一选择信线GL3和行连接配线RCW而形成的第一选择节点共同施加到第一多路复用器MX1和第二多路复用器MX2。第二选择信号B可以通过由第二选择栅极线GL2形成的第二选择节点共同施加到第一多路复用器MX1和第二多路复用器8二器件区RX2沿第二方向Y分离的有源切割区ACR。第一器件区RX1和第二器件区RX2中的每一个可以包括从衬底110沿第三方向Z突出向Y位于衬底110上的多个有源区AC之间。多个有源区AC沿第三方向Z以鳍的形式从器件隔112的上表面上，并且可以处于例如直接在从器件隔离层112的上表面沿第三方向Z延伸的们的组合等形成。间隙填充金属层可以填充有源区AC之间的空间并且在导电覆盖层上延CVD方法或物理气相沉积(PVD)方法[0051]多个导电接触件CA和CB可以位于有源区AC上方的第一层LY1上。多个导电接触件CA和CB包括连接到有源区AC的源/漏区116的多个第一接触件CA9[0052]多个导电接触件CA和CB可以通过覆盖有源区AC和栅极线GL的第一层间绝缘层132彼此绝缘。多个导电接触件CA和CB的上表面可以与第一层间绝缘层132的上表面处于基本[0053]第二层间绝缘层134和穿过第二层间绝缘层134的多个下通孔接触件V051、52、在第一层LY1和第二层LY2之间的多个下通孔接触件V0之一连接到多个导电接触件CA和CB之一。多个下通孔接触件V0中的每一个可以例如由于穿过第二层间绝缘层134而连接到多[0055]配线71～78可以包括将标准单元SCL中的多个区域进行电连接的内部连接配线。RX1中的有源区AC和第二器件区RX2中的有源[0057]第一电力轨71和第二电力轨72可以在第二层LY2上沿第一方向X彼此平行地延[0058]标准单元SCL的单元高度CH可以由第一电力轨71与第二电力轨72之间沿第二方向Y的距离限定。标准单元SCL的单元宽度CW可以沿着与电力轨71和72平行的第一方向X来限第二多路复用器MX2可以基于第一选择信号A和第二选择信号B选择第三输入信号C2和第四[0065]第一输入晶体管MP1由第一输入信号C1的反相电压电干门控，以将第一选择晶体二选择晶体管MN2连接到接地电压VSS。第三输入晶体管MP3由第二输入信号D1的反相电压[0068]第五输入晶体管MP5由第三输入信号C2的反相电压电平门控，以将第五选择晶体六选择晶体管MN6连接到接地电压VSS。第七输入晶体管MP7由第四输入信号D2的反相电压金属层M1和第二金属层M2可以在第三方向Z上相邻，或者至少一个金属层可以在第一金属第三选择栅极线215可以包括第一栅极段215a和第二栅极区域RG1中。包括第五至第八输入晶体管MP5、MN5、MP7和MN7以及第五至第八选择晶体管元高度CH的N倍(N是大于1的整数)的单元高度N*CH的标准单元可以被称为多倍高度标准单RG1和第二区域RG2之间的区域可以被称为边界一方向X上延伸的行连接配线291可以与第二输出配线276的在第二方向Y上延伸的列延伸器件区RX11和第四器件区RX22中，并且N型晶体管MN1～MN8可以形成在第二器件区RX12和层M1中的配线274和275以及下通孔接触件V0连接到第一栅极选择线213和第三栅极选择线[0079]如图6中所示，第一选择栅极线213可以形成第二选择晶体管MN2和第六选择晶体五选择晶体管MP6和第八选择晶体管MN8的栅电极，第三选择栅极线215可以形成第三选择[0080]第一选择栅极线213可以连接第一区域RG1中的选择晶体管的栅电极(对应于第一选择栅极线213的一部分)与第二区域RG2中的选择晶体管的栅电极(对应于第一选择栅极极和第二区域RG2中的第六选择晶体管MN6的栅电极可以通过第一选择栅极线213连接。即选择晶体管MN2和第六选择晶体管MN6的栅电极也可以由第一选择栅极线213的相同栅极段栅极段215a和第二栅极段215b，使得第一栅极段215a可以用作第一区域RG1中的第三选择区域RG2中的第七选择晶体管MP8的栅电极。列连接配线292可以形成在半导体衬底上方并且在第二方向Y上延伸，以连接第三选择栅极线215的第一栅极段215a和第三选择栅极线215的第二栅极段215b。[0082]第二选择栅极线214可以连接第一区域RG1中的选择晶体管的栅电极(对应于第二选择栅极线214的一部分)与第二区域RG2中的选择晶体管的栅电极(对应于第二选择栅极第四选择晶体管MN4以及第二区域RG2中的第五选择晶体管MP6和第八选择晶体管MN8的所JMP1可以包括第一接触件234和235以及第二接触件245。可以通过组合两侧有源区114和[0086]第三选择栅极线215可以连接第一区域RG1中的选择晶体管的栅电极(对应于第三选择栅极线215的一部分)与第二区域RG2中的选择晶体管的栅电极(对应于第三选择栅极MP8的栅电极可以通过第三选择栅极线215形成并跨接结构JMP2可以包括第一接触件234和235以及第二接触件245。可以通过组合两侧有源区114和115上的第一接触件234和235以及栅极掩模122上的第二接触件245来形成跨接结择栅极线215两侧的有源区114和115可以彼以使用列连接配线292连接第三选择栅极线215的栅极段215a和215b。在其他示例实施例[0089]第一区域RG1中的第二选择晶体管MN2的栅电极和第二区域RG2中的第六选择晶体管MN6的栅电极可以通过第一选择栅极线213连接。即使第一选择栅极线213通过栅极切割的栅电极也可以由第一选择栅极线213的相同栅[0090]图10和11是示出与图5的集成电路对应的标准单元的布局的示例实施例的图。图第一输出配线278′的沿第二方向Y延伸的部分沿着第三选择栅极线215在第三选择栅极线省略重复的描述。如图11中所示，接地电压VSS可以施加到第一电力轨271和第三电力轨形成在第一器件区RX11和第四器件区RX22中，并且P型晶体管MP1～MP8可以形成在第二器和第二选择信号B选择第一输入信号C1和第二输入信号D1中的一个，以输出第一输出信号Y1。第二多路复用器MX2可以基于第一选择信号A和第二选择信号B选择第三输入信号C2和与图7A的横截面结构基本相同，对应于线J-J′的横截面结构与图7B的横截面结构基本相~MP12和MN1～MN12。第一多路复用器MX1可以基于第一选择信号A和第以基于第一选择信号A和第二选择信号B选择第三输入信号C2和第四输入信号D2中的一个，以输出第二输出信号Y2。第三多路复用器MX3可以基于第一选择信号A和第二选择信号B选述第一栅极选择线GL1、第二栅极选择线GL2和第三栅极选择线GL3处于由四个电力轨限定常单元高度CH的N倍(N是大于1的整数)的单元高度N*CH的标准单元可以被称为多倍高度标数据可以是通过合成由硬件描述语言(HDL)如VHSIC硬件描述语言(VHDL)或Verilog定义的输入数据指示的集成电路的布局可以具有单元和用于将单元彼此连接的导线[0109]多倍高度标准单元可以包括如参考图1至15所述的通过栅极线和连接配线的高效的输入数据是定义集成电路的布局的数据例如具有图形数据系统II(GDSII)格式的数据通过栅极线和连接配线的高效布线来减少集成电路占用的面积并且增强使用包括选择节[0116]存储介质1100可以包括作为计算机可读存储介质的用于向计算机提供命令和/或[0118]放置模块1200可以使用处理器1500基于定义集成电路的输入数据DI和标准单元果放置模块1200和布线模块1300以软件实现，则它们可以作为程序代码存储在存储介质配线的高效布线来减少集成电路占用的面积并且增强使用包括选择节点在内的多倍高度[0123]图18是示出了图17的设计系统的示例操作的流程图。参考图17和18，设计模块1400可以接收定义集成电路的输入数据DI(S11)。放置模块1200可以引用如上所述的包括至少一个多倍高度标准单元的标准单元库1110，以便提取与输入数据DI对应的标准单元，并且可以使用所提取的标准单元执行单元放置(S12)。布线模块1300可以针对所放置的单[0126]图19是示出了根据示例实施例的集成电路的布局的图。图19的集成电路300可以是专用集成电路(ASIC)。可以通过执行标准单元SC1～SC12的上述放置和布线来确定集成电路300的布局。可以通过电力轨311～316向标准单元SC1～SC12提供电力。电力轨311~316可以包括用于提供第一电源电压VDD的高电力轨311、313和315以及用于提供低于第一[0128]根据一些示例实施例，可以通过在第二方向Y上延伸的电力网路线321～324将电力网路线321和323可以提供第二电源电压VSS。电力网路线321～324可以通过竖直接触件样，通过单高度标准单元SC1～SC5和SC8～SC12以及多倍高度标准单元SC6和SC7的高效布外部设备的无线或有线通信。显示/触摸模块4300被实现用于显示由应用处理器4100处理的数据和/或通过触摸面板接收数据。存储设备4400被实现用于存储用户数据。存储设备备4400可以执行如上所述的映射数据和用户数据[0134]移动设备4000中的至少一个组件可以包括至少一个根据示例实施例的多倍高度4000中包括的集成电路可以通过设计工具进行的自动放置连接配线的高效布线来减小集成电路占用的面积并且增强使用包括选择节点在内的多倍