CN110912553B 半导体器件及其控制方法 （瑞萨电子株式会社）

JP2006172202A,2006JPS5822458A,1983.02.09了一种能够在不增加电路尺寸的情况下自诊断作模式周期性地切换为第一模式至第三模式中配置用于在第一模式中对时钟信号的振荡次数否在第二模式中的期望值内；以及边沿检测电2模式切换电路，将所述第一时钟监视电路的操作模式周期性地切换为第其中，所述第一时钟监视电路在所述第一模式下执行计多个选择器，根据所述操作模式切换输入到所述其中，所述第一时钟计数器在所述第一模式中通过使用所述多其中，所述模式切换电路被配置为将所述第二时钟监视电路的第二时钟计数器，被配置为在所述第一模式下对振荡进行第二比较电路，确定所述第二时钟计数器在预定时段期间的计数值是否在期望值内，第二检测器，检测在所述第三模式下所述输入信号的所述脉冲多个选择器，根据被提供的操作模式切换被输入到所其中，所述第一时钟计数器在所述第一模式下通过使用所述多3其中，所述模式切换电路被配置为切换所述视电路和所述第二时钟监视电路的操作模式被周期性地切换为所述第一模式和所述第二其中，在所述第三模式中，通过使用复位信号初始化与所外围电路，来产生所述第一时钟计数器和所述第二时钟计数器的所述输入信号的所述脉其中，所述模式切换电路被配置为将所述第三时钟监视电路的第三时钟计数器，被配置为在所述第一模式下对所述内部时钟信号的振荡进行计数，并且在所述第三模式下将所述输入信号的所述脉冲移位到正常状态下第三比较电路，确定所述第三时钟计数器在预定时段期间的计数值是否在期望值内，第三检测器，检测在所述第三模式下所述输入信号的所述脉其中，所述第一时钟计数器、所述第二时钟计数器和所述多个选择器，根据被提供的操作模式切换被输入到所其中，所述第一时钟计数器在所述第一模式中通过使用所述多其中，所述模式切换电路是用于操作所述第一时钟监视电路、其中，在由所述第一时钟计数器对所述内部时钟信号的振荡次数进行计数的时段期4其中，在由所述第二时钟计数器对所述内部时钟信号的振荡次数进行计数的时段期其中，在由所述第三时钟计数器对所述内部时钟信号的振荡次数进行计数的时段期差值和所述第三差值中任何差值之前的差值输出之间的差值大于预定值时，输出警告信计数器和所述第二时钟计数器中的每一个时钟计数器每预定时段的计数值模式切换电路，将所述第一时钟监视电路的操作模式周期性地分别切换为第一模式、计数步骤，在所述第一模式下通过使用所述第一时钟监视电路中的第一时钟计数器，检测步骤，在所述第三模式下通过使用所述第一时钟5监视电路的自诊断而无需增加电路规模的半导体器件和控制半导[0005]在专利文献1中公开的半导体器件包括振荡器和振荡异常检测器。振荡异常检测[0006]然而，专利文献1中公开的配置不具有确定振荡异常检测器是否异常的功能。因时钟的计数值与顺序存储在存储器中的替代时钟的积分值进行比较来检测自由运行计数由运行计数器对内部时钟的计数值与由验证自由运行计数器对内部时钟的计数值进行比6式中输入信号的脉冲是否被移位到第一时钟计数器的地切换第一时钟监视电路的操作模式到第一模式至第三模式中的任何一种模式的模式切配置以检测输入信号的脉冲是否被移位到移位寄存器的输[0015]图2是示出图1所示的半导体器件中提供的振荡异常检测器的具体配置示例的框[0016]图3是示出图2所示的振荡异常检测器中提供的定时信号生成电路的具体配置示[0024]图11是示出在根据第三实施例的半导体器件中提供的异常检测电路的配置示例行各种处理的功能块的各个元件在硬件方面可以由CPU(中央处理单元)、存储器和其他电7的半导体器件1中，相应的时钟监视电路131至133配置用于根据操作模式对由振荡电路产[0031]振荡异常检测器13检测由第一振荡器电路11产生的时钟信号CLK1中的异常。例[0032]复位控制电路14输出与从半导体器件1的外部提供的复位信号RST和从振荡异常[0033]例如，复位控制电路14响应于复位信号RST变为有效(L电平)而将内部复位信号[0035]时钟监视电路131至133中的每一个电路监视由第一振荡器电路11产生的时钟信于比较计数信号和期望值的比较模式(第二模式)以及用于自诊断时钟监视电路131的自诊8数信号与期望值进行比较的比较模式以及用于自诊断时钟监视电路132的自诊断模式。此[0038]在本实施例中，定时信号生成电路134周期性地切换时钟监视电路131至133的操[0039]具体地，定时信号生成电路134与时钟信号CLK2的上升沿同步地输出采样信号S1[0043]逻辑电路CT1基于向下计数器DC1的计数值输出选择信号A1至A3和比较信号C1至[0048]利用这样的配置，定时信号生成电路134在预定时段内将采样信号S1至S3顺序地9[0049]注意，定时信号生成电路134可以适当地改变为具有与上述配置等效的功能的另[0052]逻辑电路LC1包括级联连接的m个触发器(m是等于或大于2的整数)、m个选择器和级中的第k级的选择器(k是2到m的任意整数)关于第k级的触发器来选择并输出前一级(第边沿检测电路ED11输出的脉冲信号移位(传播)到输之后的第k级的选择器向第k级触发器选择并输出第k级触发器的输出信号与第一级至第k-[0055]边沿检测电路ED12检测输入信号的脉冲(从边沿检测电路ED11输出的脉冲信号)是否被正常移位到由逻辑电路LC1形成的移位寄存[0057]测量值存储寄存器RG12存储由逻辑电路LC1构成的二进制计数器的每预定时段的[0058]比较电路CP1例如与比较信号C1的上升同步地比较存储在测量值存储寄存器RG12[0059]注意，时钟监视电路131的配置可以适当地改变为具有与上述配置等效的功能的[0062]异常检测电路135基于从时钟监视电路131至133输出的测量值信号F1至F3和监视[0064]比较电路CMP1与比较信号C1的上升同步地将由时钟监视电路131的时钟计数器计数的每预定时段的计数值(测量值)F1与由时钟监视电路133的时钟计数器计数的每预定时[0065]比较电路CMP2与比较信号C2的上升同步地将由时钟监视电路131的时钟计数器计数的每预定时段的计数值(测量值)F1与由时钟监视电路132的时钟计数器计数的每预定时[0066]比较电路CMP3与比较信号C3的上升同步地将由时钟监视电路132的时钟计数器计数的每预定时段的计数值(测量值)F2与由时钟监视电路133的时钟计数器计数的每预定时[0067]OR电路OR1分别通过时钟监视电路131至133输出监视结果M1至M3的逻辑OR。OR电路OR2输出分别通过比较电路CMP1至CMP3的比较的结果的逻辑和。OR电路OR3输出OR电路信号或H电平信号。触发器FF13与时钟信号CLK2的上升沿同步地获取选择器SL13的输出信[0068]注意，异常检测电路135的配置可以适当地改变为具有与上述配置等效的功能的前一时段中计数的时钟信号CLK1的每预定时段的计数计数的时钟信号CLK1的每预定时段的计数值与期望值进行比较，时钟监视电路132对时钟电路132将在紧接的前一时段中计数的时钟信号CLK1的每预定时段的计数值与期望值进行路131至133中的时钟监视电路131的操作，但是时钟监视电路132和133的操作基本上与时二进制计数器对时钟信号CLK1的测量结束，并且时钟信号的测量值存储在测量值存储寄存器RG12中。[0080]结果，设置在时钟监视电路131中的比较电路CP1例如与比较信号C1的上升沿(时间t12a)同步地将存储在测量值存储寄存器RG12中的测量值F1与存储在期望值存储寄存器[0081]此时，设置在异常检测电路135中的比较电路CMP1与比较信号C1的上升同步地将从时钟监视电路131输出的测量值F1与从时钟监视电路133输出的测量值F3进行比较。例[0084]当在异常检测电路135中测量值F1和测量值F3彼此不一致时，比较电路CMP1与比较信号C1的上升同步地输出H电平比较结果。此时，异常检测电路135输出指示时钟信号[0090]当输入信号的脉冲没有正常地移位到由时钟监视电路131中的逻辑电路LC1形成输出指示时钟监视电路131发生故障的H电平[0092]在本实施例中，定时信号生成电路134周期性地切换时钟监视电路131至133的操[0093]此外，根据本实施例的半导体器件1可以通过将时钟监视电路131至133的监视结提供一个时钟监视电路131，只要不需要持续监视时钟信号CLK1并且可以定期监视时钟信[0095]图7是示出根据第二实施例的半导体器件2的示例性配置的框图。与半导体器件1测器13相比，振荡异常检测器23包括定时信号生成电路234而不是定时信号生成电路134、定时信号生成电路234与时钟信号CLK2的上升沿同步地输出采样信号S1和S2以及比较信号[0098]在定时信号生成电路234中提供的向下计数器DC1例如是5位计数器，并且与时钟[0099]定时信号生成电路234被配置为：将构成向下计数器DC1的计数值的5位值的最高路132中的边沿检测电路(对应于边沿检测电路ED11的电路)检测复位信号RST的上升沿而[0105]比较电路CMP1与比较信号C1和比较信号C2的上升沿同步地比较由时钟监视电路131的时钟计数器计数的每预定时段的计数值(测量值)F1和由时钟监视电路132的时钟计[0106]逻辑和电路OR1输出分别通过时钟监视电路131和132的监视结果M1和M2的逻辑[0107]注意，异常检测电路235的配置可以适当地改变为具有与上述配置等效的功能的次数(采样)。当时钟监视电路131和132中的一个对时钟信号CLK1的振荡次数进行计数时，另一个将刚刚计数的时钟信号CLK1的每预定时段的计数值[0114]在图10中，由于输入信号的脉冲被正常移位到由逻辑电路LC1形成的移位寄存器的输出信号，因此边沿检测电路ED12将自诊断成功信号K1从L电平切换到H电平(时间边沿检测电路(对应于边沿检测电路ED11的电路)输出的脉冲信号(P1)移位到输[0116]在图10中，由于输入信号的脉冲被正常移位到由逻辑电路LC2构成的移位寄存器[0117]当输入信号的脉冲没有正常地移位到由时钟监视电路131中的逻辑电路LC1形成LC2配置的移位寄存器的输出信号，则对应于边沿检测电路ED12的电路保持自诊断成功信235输出指示时钟监视电路132发生故路131在时间t22开始计数时钟信号CLC1配置的二进制计数器对时钟信号CLK1的测量结束，并且时钟信号的测量值存储在测量[0123]因此，设置在时钟监视电路131中的比较电路CP1例如与比较信号C1上升沿(时间t23a)同步地将存储在测量值存储寄存器RG12中的测量值F1与存储在期望值存储寄存器对从时间t23到时间t24的时钟信号CLK1的振荡[0128]设置在异常检测电路235中的比较电路CMP1与比较信号C1和比较信号C2的上升沿同步地将从时钟监视电路131输出的测量值F1与从时钟监视电路132输出的测量值F2进行235输出指示时钟信号CLK1没有错误并且时钟监视电路131和132没有故障的L电平检测信[0129]当在异常检测电路235中测量值F1和测量值F3彼此不一致时，比较电路CMP1与比较信号C1的上升同步地输出H电平比较结果。此时，异常检测电路235输出指示时钟信号用于根据操作模式对由第一振荡器电路11产生的时钟信号CLK1的振荡次数进行计数的计路131和132中的每一个的操作模式被设置为自诊断模式，并且此后，时钟监视电路131和132中的每个的操作模式周期性地切换，使得计数模式和比较模式中的每个的操作模式在[0132]此外，根据本实施例的半导体器件2可以通过将时钟监视电路131和132的监视结[0133]图11是示出根据第三实施例的半导体器件3中设置的异常检测电路335的具体配[0134]响应于比较信号C1至C3，选择器SL31选择并输出以下项中的一项：由比较电路[0136]比较电路CP31将存储在差值存储寄存器RG31中的最新差值与紧接在最新差值之较电路CP31输出指示由第一振荡器电路11产生的时钟信号CLK1的振荡频率可能超出允许[0138]如上所述，根据本实施例的半导体器件3可以表现出与半并且可以通过监视时钟信号CLK1的振荡次数的测量值的变化来检测第一振荡器电路11中故障迹象的存在。