CN110931446B Sic mosfet半导体封装件及相关方法 （半导体元件工业有限责任公司）

US2015194373A1,2015.0US2010193921A1,2010.管芯的栅极焊盘耦接的基架的栅极焊盘以及与一个或多个半导体管芯的源极焊盘耦接的基架2第二半导体管芯，所述第二半导体管芯耦接在所述基架所述基架的第一栅极焊盘，所述基架的所述第一栅极焊盘与所述第所述基架的第二栅极焊盘，所述基架的所述第二栅极焊盘与所述第所述基架的第一源极焊盘，所述基架的所述第一源极焊盘与所述第一所述基架的第二源极焊盘，所述基架的所述第二源极焊盘与所述第二其中所述基架的所述第一源极焊盘朝向所述第一半导体管芯的所述栅极焊盘延伸超其中所述基架的所述第二源极焊盘朝向所述第二半导体管芯的所述栅极焊盘延伸超其中所述第一半导体管芯的所述栅极焊盘延伸超出所述基架的所述第一栅极焊盘的其中所述第二半导体管芯的所述栅极焊盘延伸超出所述基架的所述第二栅极焊盘的其中所述基架的所述第二栅极焊盘延伸超出所述第二半4.根据权利要求1所述的半导体封装件，还包括在所述第一半导体管芯的所述栅极焊盘和所述基架的所述第一栅极焊盘之间的重所述基架的栅极焊盘，所述基架的所述栅极焊盘与所述多个半导体管芯的栅所述基架的源极焊盘，所述基架的所述源极焊盘与所述多个半导体管芯的源其中所述基架的所述栅极焊盘的面向所述多个半导体管芯的表面与所述基架的所述其中所述基架的所述源极焊盘朝向所述多个半导体管芯的所述栅极焊盘延伸超出所其中所述基架的所述栅极焊盘延伸超出所述多个半导体管芯中的相应的半导体管芯37.根据权利要求5所述的半导体封装件，还包括在所述多个半导体管芯的所述栅极焊提供两个或更多个半导体管芯，所述两个或更多个半导体管芯各自与散热器将Ag烧结材料耦接在所述基架的一个或多个栅极焊盘和一个或多个用所述Ag烧结材料对一个或多个半导体管芯的一个或多个栅极焊盘和一个或多个源研磨掉所述晶圆载体以暴露所述散热器或所述夹具，所述散热器4[0002]本文档要求授予Estacio等人的名称为“SiCMOSFETSemiconductorPackagesandRelatedMethods”(SiCMOSFET半导体封装件及相关方法)的美国临时专利申请62/半导体管芯耦接在基架(baseframe)和夹具之间，该基架包括与一个或多个半导体管芯的栅极焊盘耦接的基架的栅极焊盘以及与一个或多个半导体管芯的源极焊盘耦接的基架的[0008]该夹具可以包括漏极焊盘，并且该夹具与一个或多个半导体管芯的漏极焊盘耦[0009]模制化合物(moldcompound)可以在一个或多个半导体管芯中的管芯的四个侧面[0010]重新分布层可以包括在一个或多个半导体管芯的栅极焊盘和基架的栅极焊盘之[0011]散热器(heatsink)可以通过管芯粘合剂材料直接耦接到一个或多个半导体管[0012]封装件可以被配置为在400V至1700V的操作电压范围内在一个或多个半导体管芯架的栅极焊盘延伸超出一个或多个半导体管5[0017]模制化合物可以在一个或多个半导体管芯中的管芯的四个侧面上包封一个或多[0018]重新分布层可以包括在一个或多个半导体管芯的栅极焊盘和基架的栅极焊盘之[0024]两个或更多个半导体管芯可以使两个或更多个半导体管芯中的每一个的所有四[0028]图1示出了第一封装件实施方式的分解图，包括顶部(活虫)视图和底部(死虫)视[0031]图4示出了通过内部重新分布层(RDL)和基架结构的组合形成的RDL的侧视图的顶[0032]图5示出了其中聚酰亚胺钝化的高度使聚酰亚胺产生间隙，从而防止在Ag烧结材[0033]图6示出了其中聚酰亚胺钝化的高度使Cu焊盘材料产生间隙，从而防止在Ag烧结6[0038]图10示出了单个SiCMOSFET管芯的顶视图以及经由压力辅助Ag烧结材料耦接到[0040]图12示出了在不使用漏极夹具的情况下形成半导体封装件的方法的实施方式的[0044]图15示出了其中包括两个SiCMOSFET封装件的汽车高功率模块的实施方式的近在碳化硅半导体衬底上制造的金属氧化物场效应晶体管(MOSFET)器件的扇出封装件设计。以应用于在广泛多种半导体衬底类型的任一种上形成的其他半导体器件类型(整流器、绝些器件制造在其上的侧面翻转到管芯的背金属侧面(倒装芯片)。附加的Ag烧结材料4耦接76的所有四个侧面都由模制化合物12封装，这可以使管芯角应力和暴露的硅漏极金属化最管芯的实际栅极接触件位置的物理位置从接触件扇出。图3还示出了夹具10如何覆盖SiC[0053]在图4中示出通过内部RDL和基架2的结构的组合形成的重新分布层的特定设计。在各种实施方式中，由于栅极接触件24的尺寸具体地讲远大于SiC管芯自身上的栅极接触使用单个大的接触焊盘26来与SiC管芯的三个源极焊盘耦接，因此源极焊盘26的尺寸可以最小距离。一些引线框架设计并不允许SiCMOSFET实现这种最小间隔(在一些实施方式中[0054]使用较大的栅极接触件尺寸的原因之一是使用Ag加压烧结材料的各种实施方式试会导致因聚酰亚胺钝化的形貌(在各种实施方式中，层最多约5微米至约18微米或更厚)单个大的层34施加在SiC器件的所有三个源极接触件上方的图案。由于该封装件中的栅极8触件在一些实施方式中在SiC管芯的栅极接触件的周边上方延伸，因而使该封装件的源极施加到SiC管芯自身的栅极接触件的需要，这意味着Ag烧结材料可以仅施加在重新分布层的完全平坦表面上方，从而消除关于SiC管芯的栅极接触件周围的聚酰亚胺钝化材料的高[0056]在各种实施方式中，使用本文公开的×0.1mm至约2mm×2mm的栅极焊盘尺寸。该栅极焊盘尺寸范围允许基于器件特性来选择栅[0057]在各种实施方式中，管芯隔离环或终端环与该封装件中的RDL或该封装件中的金属源极接触件之间的模制化合物的厚度和类型可以针对约400V至约1700V的操作电压进行[0059]在各种封装件实施方式中，可以使用与每个管芯直接耦接的散热器来执行SiCMOSFET管芯的冷却。图10在右侧示出了单个SiCMOSFET管芯6的顶视图以及示出经由与本文档中公开的那些类似的压力辅助Ag烧结材料耦接在管芯6背面上的铜散热器36(料块)的[0060]图10右侧的处理流程示出了将散热器与SiC管芯耦接的方法的实施方式。如图所9剂材料可以是非导电粘性粘合剂。然后使用任何上述管芯结合材料中的任一种将每个SiC[0061]图10示出了其中单个散热器与单个SiC管芯配对的过程。该实施方式形成了可以芯与散热器耦接的方法可以允许同时处理并通过封装件形成步骤并行组装多个SiC管芯。形成SiC管芯6的布置，然后可以对这些布置通过剩余的封装件组装过程进行并行后续处其他管芯粘合剂材料来将散热器结合到管芯。然后对晶圆载体38进行切割以使SiC管芯6/[0063]在使用晶圆载体材料对SiC管芯进行并行处理的各种实施方式中，其中进行了Ag[0065]本文公开的各种半导体封装件可以作为部件包括在附加层应用于基架2以形成栅极接触件和源极接触件。然后进行附加的管芯模塑步骤以覆盖管[0068]各种半导体封装件实施方式可以被配置为在400V至1700V的操作电压范围内在一个或多个半导体管芯的终端环与一个或多个半导体管芯的源极焊盘[0070]半导体封装件还可以包括Ag烧结层，该Ag烧结层耦接在一个或多个半导体管芯、