CN111244065B 集成电路电容器阵列结构、半导体存储器及制备方法 （长鑫存储技术有限公司）

依次叠置的金属填充层及共形地覆盖金属填充在形成电容极板时可仅沉积金属填充层/导电覆2还包括上电极填充体，位于所述上电极层和所述所述上电极填充体直接贴附于所述上电极层的表面还形成于相邻的所述下电极层之所述金属填充层填充于所述电容孔，以电连接至所述上电极层并使所所述金属填充层直接贴附于所述上电极层的表面，且所述金属填充层还所述第一互连结构，位于所述介质层内且在所述电容极板上，并与所及第二互连结构，位于所述介质层内且位于所述电容极板的3所述衬底上形成有若干个电容接触节点及连接焊垫，所述电容接触所述半导体存储器包括如权利要求1所述的集成电路电容器阵列3)于所述交替叠置的牺牲层及支撑层上形4)依据所述图形化掩膜层刻蚀所述支撑层及所述牺牲层，以7)于所述下电极层的内表面及外表面形成电8)于所述电容介质层的表面形成上电极层，所述9)于所述上电极层上形成电容极板，所述电容极板步骤8)与步骤9)之间还包括如下步骤：于所述上电极所述衬底位于所述上电极填充体覆盖区域外的所述上电极填充体直接贴附于所述上电极层的表面还形成于相邻的所述下电极层之步骤9)中形成的所述金属填充层填充于所述电容孔，以所述金属填充层直接贴附于所述上电极层的表面，且所述金属填充层还49-1)将步骤8)所得结构置于一工艺腔室内，采用溅9-2)向所述工艺腔室内通入氮气，并对所述金属填步骤9-2)中，向所述工艺腔室内通入所述氮气的流量为10标准毫升/分钟～20标准毫步骤1)提供的所述衬底内还形成有连接焊垫，所述连12)于所述第一连接通孔内形成第一互连结构，并于所述第二连接通孔内形成第二互21.根据权利要求11至20中任一项所述的集成电路电容器阵列结构的制备方法，其特所述半导体存储器的制备方法包括采用如权利要求11所述的集成电路电容器阵列结5[0001]本发明属于半导体器件及制造领域，特别是涉及一种集成电路电容器阵列结构、[0003]为了改善上述问题，现有的一种改善方法为在电容结构顶部形成电容极板(PLATE)，所述电容极板会对电容内部进行一定程度的填充，以起到减少电阻不均匀的问所述衬底位于所述上电极填充体覆盖区域外的直接贴附于所述上电极填充体的所述顶面和[0014]作为本发明的一种优选方案，所述金属填充层直接贴附6[0021]作为本发明的一种优选方案，所述衬底上形成有若干个电容接触节点及连接焊7自所述上电极填充体的顶面延伸至所述衬底位于所述上电极填充体覆盖区域外的周边表所述金属填充层直接贴附于所述上电极填充体的所述顶面和[0036]作为本发明的一种优选方案，步骤9)中形成的所述金属填充层填充于所述电容[0037]作为本发明的一种优选方案，所述金属填充层直接贴附[0045]10)于步骤9)所得结构的表面形成介质层，所述介质层覆盖所述电容极板的上表[0047]12)于所述第一连接通孔内形成第一互连结构，并于所述第二连接通孔内形成第采用如上述任一方案所述的集成电路电容器阵列结构的制备方法制备集成电路电容器阵8电容极板时无需沉积锗化硅，而仅沉积金属填充层/导电覆盖层作为电容极板即可保证低[0052]本发明提供的集成电路电容器阵列结构中采用金属填充层及导电覆盖层作为电通孔的过程中有效避免过刻蚀穿孔或刻蚀不到位而导致的连接通孔未打开等问题的发生；[0053]图1显示为本发明实施例一中提供的集成电路电容器阵列结构的截面结构示意[0054]图2显示为本发明实施例二中提供的集成电路电容器阵列结构的制备工艺流程[0055]图3显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法的步骤1)[0056]图4显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法的步骤2)[0057]图5显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法的步骤3)[0058]图6显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法的步骤4)[0059]图7显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法的步骤5)[0060]图8显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法的步骤6)[0061]图9显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法的步骤7)[0062]图10至图11显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法[0063]图12显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法的步骤[0064]图13显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法的步骤[0065]图14显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法的步骤[0066]图15显示为本发明实施例二中提供的集成电路电容器阵列结构制备方法的步骤9[0067]图16显示为本发明实施例三中提供的集成电路电容器阵列结构的截面结构示意[0068]图17至图18显示为本发明实施例四中提供的集成电路电容器阵列结构制备方法[0069]图19显示为本发明实施例五中提供的集成电路电容器阵列结构的截面结构示意[0070]图20显示为本发明实施例六中提供的集成电路电容器阵列结构制备方法的步骤[0071]图21显示为本发明实施例六中提供的集成电路电容器阵列结构制备方法的步骤发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数填充层上的导电覆盖层142，所述导电覆盖层142构成为上电极结构的顶表面层及侧表面的所述上电极层112具体可以是以无孔填充在所述电容孔内填充氮化钛形成，从而可以有金属填充层141及所述导电覆盖层142作为所述电容极板14，所述金属填充层141可以作为也可以包括钨焊盘。所述内存数组结构还可以包括晶体管字线(Wordline)及位线节点21与所述集成电路电容器阵列结构中的电容排21与所述连接焊点22之间可以通过隔离结构相隔离，所述隔离结构的材料可以包括氮化[0108]作为示例，所述下电极层111可以包括金属氮化物及金属硅化物中的一种或两种层沉积(ALD)形成的氮化钛层。所述下电极层111的形状可以细长管状而突出于所述衬底[0109]作为示例，所述电容介质层12可以为高K介质层，以提高单位面积电容器的电容xxxxxx中的一种或上述材料所组成群组中的两种以上所形成的叠层。所述电容介质层12具体是共形地覆盖管状所述下电极层111外露于所述[0110]作为示例，所述上电极层112可以包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(TitaniumNitride)，硅化钛(TitaniumSilicide)，硅化镍子层沉积(ALD)形成的氮化钛层。所述上电极层112具体是沿着所述下电极层111的外轮廓位于所述下电极层111的底部外围，所述中间支撑层16位于所述下电极层111的中间部位，所述顶层支撑层17位于所述下电极层111的开口处外围，且垂直于所述下电极层111的U形连结构19及所述第二互连结构20的材料可以包括但不仅限于钨(W)、铜(Cu)、镍(Ni)、金节点21与所述集成电路电容器阵列结构中的电容排21与所述连接焊点22之间可以通过隔离结构相隔离，所述隔离结构的材料可以包括氮化[0135]作为示例，采用原子层沉积工艺(AtomicLayerDeposition)或等离子蒸气沉积[0137]优选地，本实施例中，所述牺牲层23可以为多晶硅层或是硼磷硅玻璃(Boro然后，采用光刻工艺将所述掩膜层图形化，以得到具有所述开孔241的所述图形化掩膜层[0142]需要说明的是，所述图形化掩膜层24内的所述开口241还定义出电容阵列外围的[0145]需要说明的是，当所述图形化掩膜层24内的所述开口241还定义出电容阵列外围沉积工艺(ChemicalVaporDeposition)于所述电容孔25的侧壁及底部，以及所述牺牲层所形成的化合物，如氮化钛(TitaniumNitride)，硅化钛(TitaniumSilicide)，硅化镍牲层23位于所述顶层支撑层17与所述中间支撑层16之间的第一[0152]6-2)通过所述第一开口171，采用湿法刻蚀工艺去除所述牺牲层23位于所述顶层暴露出所述牺牲层23位于所述中间支撑层16与所述衬底10之间的第所述第二开口可以仅与一个所述电容孔25局部交叠，或者/以及一个所述第二开口同时与[0161]作为示例，可以采用原子层沉积工艺(ALD)于所述电容介质层12的表面沉积氮化14包括由下至上依次叠置的金属填充层141及共形地覆盖所述金属填充层141的导电覆盖[0165]9-1)将步骤8)所得结构置于一工艺腔室内，采用溅射工艺于所述上电极层112的[0166]9-2)向所述工艺腔室内通入氮气，并对所述金属填充层141进行加热以于所述金[0169]作为示例，所述金属填充层141电连接所述上电极层112在所述下电极层111内的[0171]本发明提供的集成电路电容器阵列结构中采用所述金属填充层141及所述导电覆[0173]10)于步骤9)所得结构的表面形成介质层18，所述介质层18覆盖所述电容极板14工艺或原子层沉积工艺于所述电容极板14的上表面及侧面以及阵列区域外围的所述衬底连接通孔181位于所述电容极板14上，且暴露出部分所述电容极板14的所述导电覆盖层[0175]12)于所述第一连接通孔181内形成第一互连结构19，并于所述第二连接通孔182例中所述的集成电路电容器阵列结构与实施一中所述的集成电路电容器阵列结构大致相阵列结构还包括上电极填充体13，所述上电极填充体13位于所述上电极层112和所述电容极板114之间并且无孔隙填满所述电容孔，所述电容极板14自所述上电极填充体13的顶面[0178]作为示例，所述上电极填充体13直接贴附于所述上电极层112的表面还形成于相层141直接贴附于所述上电极填充体13的所述顶面131和所[0179]作为示例，所述上电极填充体13可以包括但不仅限于多晶硅层或锗化硅(SiGe)[0180]本实施例中所述的集成电路电容器阵列结构的其他结构与实施例一中所述的集实施中所述的集成电路电容器阵列结构的制备方法与实施例二中对应图2至图15所述的集的所述上电极层112无孔隙填满所述电容孔25；而本实施中步骤8)中形成的所述上电极层14自所述上电极填充体13的顶面延伸至所述衬底10位于所述上电极填充体13覆盖区域外[0183]作为示例，所述上电极填充体13直接贴附于所述上电极层112的表面还形成于相述金属填充层141直接贴附于所述上电极填充体13的所述顶面131和所述侧面填充体13的上表面相较于所述电容介质层12的顶部高出10nm～[0185]本实施中所述的集成电路电容器阵列结构的制备方法的其他步骤与实施例二中例中所述的集成电路电容器阵列结构与实施一中所述的集成电路电容器阵列结构大致相[0189]本实施例中所述的集成电路电容器阵列结构的其他结构与实施例一中所述的集[0191]请结合图2至图15参阅图20至图21，本发明还提供一种集成电路电容器阵列结构的所述上电极层112无孔隙填满所述电容孔25；而本实施中步骤8)中形成的所述上电极层[0193]本实施中所述的集成电路电容器阵列结构的制备方法的其他步骤与实施例二中六中任一所述的集成电路电容器阵列结构的制备方法制备集成电路电容器阵列结构的步述电容极板包括由下至上依次叠置的金属填充层及共形地覆盖所述金属填充层的导电覆蚀形成连接通孔的过程中有效避免过刻蚀穿孔或刻蚀不到位而导致的连接通孔未打开等