CN111048521A 具有铁电材料的半导体器件以及制造其的方法 （爱思开海力士有限公司）

具有铁电材料的半导体器件以及制造其的本发明公开了一种具有铁电材料的半导体述衬底的方向上交替层叠的层间绝缘层和栅电2设置在所述衬底上的电极层叠体，所述电极层沿所述沟槽的侧壁表面设置的栅电介质层，所述栅电介其中，所述铁电部分与所述栅电极结构接触，并且所述设置在所述衬底上的电极层叠体，所述电极层沿所述沟槽的侧壁表面设置的隧道绝缘层，所述隧道绝其中，所述铁电部分与所述第一电极接触，并且所述34[0002]本申请要求于2018年10月11日提交的申请号为10-2018-0121381的韩国专利申请电极层叠体包括在垂直于所述衬底的方向上交替层叠的层间绝缘层和栅电极结构；沟槽，5[0020]图19是示意性地示出根据本公开的另一实施例的制造半导体器件的方法的流程法的每个过程可以与规定的顺序不同地发生，除非在上下文中明确地描述了特定的顺序。10b可以例如是NAND(与非)型非易失性存储器件的单元阵列。所述串10a和10b中的每一个6[0026]第一串10a可以包括彼此串联连接的第一存储单元晶体管至第六存储单元晶体管示的半导体器件的区域M的放大图。根据实施例的半导体器件20可以包括晶体管形式的存可以包括栅电介质层145的铁电部分145a，其与栅电极结构(诸如栅电极结构210a、210b、7叠体200并延伸到基底导电层105中的沟槽1。栅电介质层145和沟道层150可以被设置在沟[0035]在一个实施例中，衬底101可以是半导体衬底。半导体衬底可以例如是硅(Si)衬[0036]基底导电层105可以被设置在衬底101上。基底导电层105可以包括例如掺杂的半[0038]电极层叠体200可以被设置在基底导电层105上。电极层叠体200可以包括层间绝210d、210e和210f可以在基底导电层105上交替地层叠或交错。栅电极结构210a、210b、210f中的每一个可以包括结晶晶种层180和栅电极层190。结晶晶种层180可以与层间绝缘在横向方向或水平方向上接触栅电介质层145的铁电部分145a。在下述的用于半导体器件8[0042]栅电极层190可以具有比结晶晶种层180低的电阻。栅电极层190可以包括例如钨部分145a和非铁电部分145b可以是栅电介质层145的不同部分或区段，并且铁电部分145a和非铁电部分145b中的一个或多个部分可以在垂直方向[0046]铁电部分145a是栅电介质层145的具有预定剩余极化的区域，其具有可以根据经9[0049]参见图2A和2B，沟道层150可以沿第一沟槽1的侧壁表面设置在栅电介质层145上极层叠体200之上的沟道接触层170。位线连接图案250可以被设置在沟道接触层170之上。[0051]参见图2A和2B，填充材料层160可以被设置在沟道层150之间以填充第一沟槽1的电连接到第二沟槽2之下的基底导电层105。第一源极线连接图案230可以通过基底导电层接图案230上或上方的第二源极线连接图案255。第二源极线连接图案255可以将第一源极[0053]第二源极线连接图案255和位线连接图案250可以通过第二上绝缘层240而在电极用于本公开的实施例所预期的半导体器件的操作所需的足够的铁电性。在一个实施例中，栅电极层。然后，可以进行操作S170中的结晶热处理。栅电极层可以例如包括钨(W)、钼示出制造工艺的相应操作的附图来描述根据实施[0069]图4至图14是示出根据本公开的实施例的制造半导体器件的方法的截面图。在一[0071]可以在衬底101上形成基底导电层105。基底导电层105可以包括例如掺杂的半导路图案层和用于使导电电路图案层绝缘的一个或多个绝缘图案层可以被设置在衬底101和[0073]可以在基底导电层105上形成层叠体结构100。层叠体结构100可以是通过交替地相同的材料来形成。在一个实施例中，第一上绝缘层130可以比层间绝缘层110a、110b、[0080]作为各向异性刻蚀工艺的结果，基底导电层105可以在第一沟槽[0081]随后，可以在位于第一沟槽1的底部处的基底导电层105上以及位于第一沟槽1的气相沉积方法或涂覆方法来填充第一沟槽1的内部。填充材料层160可以包括例如氧化硅、缘层130的上表面可以位于基本相同的平面上。可以通过使用例如化学机械抛光方法或回来填充凹陷以形成沟道接触层170。可以通过应用例如化学气相沉积方法或涂覆方法来用导电膜填充凹陷。可以通过平坦化工艺来进一步去除形成在第一上绝缘层130上的导电膜止在沟道层150和如下面参考图14所描述的位线连接图案250彼此直接接触时可能发生的[0086]参见图9，可以形成第二沟槽2以穿过层叠体结构100并选择性地暴露基底导电层[0087]参见图10，可以选择性地去除层叠体结构100的层间牺牲层120a、120b、120c、来以结晶薄膜的形式形成结晶晶种层180。结晶薄膜可以包括例如氮化钛(TiN)、氮化钽[0092]关于使用结晶晶种层180的结晶热处理来形成铁电部分145a的机制，已经提出了的晶格常数不同于铁电部分145a的晶格常数时，结晶晶种层180可以在结晶热处理工艺期间对铁电材料层140施加拉伸应变或压缩应变。由应变引起的应力可以将铁电材料层的晶[0094]参见图12，可以用导电材料层190来填充其中形成了结晶晶种层180的第二沟槽2本相同的平面上找到第二沟槽2所共用的导电材料层190的最上表面和结晶晶种层180的最种层180和导电材料层190。同时，导电层190的在凹陷3中的剩余部分可以形成栅电极层[0097]参见图13，可以用导电膜来填充其中形成了间隔件绝缘层220的第二沟槽2的内[0099]随后，可以在第二上绝缘层240中形成电连接到沟道接触层170的位线连接图案上绝缘层240以形成分别暴露沟道接触层170和第一源极线连接图案230的接触图案。接下[0100]第一源极线接触图案230和第二源极线接触图案255可以将基底导电层105电连接绝缘层的高度可以被减小到5纳米(nm)至20纳米(nm)的尺寸，从而有效地提高半导体器件隧道绝缘层F和第二电极M2。铁电隧道绝缘层F可以被设置在第一电极M1和第二电极M2之Fe可以改变铁电隧道绝缘层F和第一电极M1之间的界面能量势垒的幅值，以及铁电隧道绝绝缘层F和第二电极M2之间的界面势垒能量可以从第一势垒能量Φ1减小到第二势垒能量能量Φ1可以是当不存在正电荷Fh和负电荷Fe时的界面势垒能量。从第二电极M2经由铁电电子能够从第二电极M2隧穿到第一电极M1[0115]在图16A中，正电荷Fh布置在铁电隧道绝缘层F的与第二电极M2相邻的内部区域M1的电子的密度增加。隧道绝缘层F的与铁电隧道绝缘层F和第二电极M电隧道绝缘层F和第二电极M2的界面势垒能量可以从第一势垒能量Φ1增加到第四势垒能服第四势垒能量Φ4而从第二电极M2移动到铁电隧道绝缘层F的概率可以与界面势垒能量的变化一致地降低。利用布置在铁电隧道绝缘层F的与第二电极M2相邻的内部区域中的负结果，电子从第二电极M2隧穿到铁电隧道绝缘层F并且然后隧穿到第一电极M1的概率也可极化Pr1和Pr2以非易失性方式储存在铁电隧道绝缘层F中，并且根据剩余极化Pr1和Pr2的过电极层叠体2000并延伸到基底导电层1105中的沟槽5。隧道绝缘层1145和第二电极2160[0123]衬底1101可以是例如半导体衬底。半导体衬底可以是例如硅(Si)衬底、砷化镓和1210f中的每一个可以包括结晶晶种层1180和第一电极材料层1190。结晶晶种层1180可1145的铁电部分1145a相邻地或并置地定位。第一电极材料层1190可以被设置在第一电极1110e和1110f中的每一个可以具有例如2纳米(nm)至20纳米[0130]在一个实施例中，隧道绝缘层1145可以包括铁电部分1145a和非铁电部分114以被设置成或布置成在横向方向或水平方向上与隧道绝缘层1145的铁电部分1145a接触。结晶晶种层1180可以诱导与结晶晶种层1180接触的、铁电部分1145a中的非晶铁电材料的[0131]结晶晶种层1180可以包括结晶导电材料。结晶晶种层1180可以包括例如氮化钛结晶晶种层1180可以具有晶体学优选的取向表面。作为示例，结晶晶种层1180可以具有1180在垂直方向(即z方向)上的厚度t31和结晶晶种层1180在横向方向(即x方向)上的厚度[0134]隧道绝缘层1145可以包括铁电部分1145a和非铁电部分1145b。铁电部分1145a可铁电部分1145a和非铁电部分1145b可以沿垂直于衬底1101的方向(即z方向)交替。也就是[0135]铁电部分1145a是隧道绝缘层1145的具有预定剩余极化的区域。可以根据经由第纳米(nm)的宽度W11，并且非铁电部分1145b可以在垂直方向(即z方向)上具有与层间绝缘1145b在横向方向(即x方向)上各自可以具有5纳米(nm)至15纳米(nm)的厚度。在一个实施[0139]参见图18A和18B，选择器件层1150可以沿第一沟槽5的侧壁表面设置在隧道绝缘的电阻可以相对较大，并且当施加等于或高于阈值电压的电压时，电荷通过选择器件层[0141]第二电极2160可以被设置在选择器件层1150上。第二电极2160可以包括导电材[0143]半导体器件40可以具有穿过电极层叠体2000并到达基底导电层1105的第二沟槽件绝缘层1220之间以填充第二沟槽6的导电连接图案1230。导电连接图案1230可以电连接到第二沟槽6之下的基底导电层1105。导电连接图案1230可以通过基底导电层1105电连接[0144]第一布线层1250和第二布线层1255可以通过第二上绝缘层1240而在横向方向上、[0145]在一些实施例中，当衬底1101是导体或者利用掺杂剂被高掺晶晶种层1180可以执行第一电极材料层1190的功能。在这种情况下，第一电极1210a、电极材料层1190。也就是说，该结晶晶种层1180可以被设置为填充相邻的层间绝缘层[0148]图19是示意性地示出根据本公开的另一实施例的制造半导体器件的方法的流程性地去除层间牺牲层(包括第二沟槽所共用的示出制造工艺的相应步骤的附图来描述根据实施5的内壁表面上和在第一上绝缘层1130上的非晶铁电材料层。铁电材料层可以包括例如氧被形成为例如5纳米(nm)至15纳米([0164]选择器件层1150可以包括例如金属掺杂的氧化硅、或金属掺杂的过渡金属氧化除形成在第一沟槽5的底表面上和第一上绝缘层1130的上表面上的隧道材料层1140和选择方的基底导电层1105可以在第一沟槽5的底部处暴露，并且形成在第一上绝缘层1130的上成方法可以与上面参考图8描述的实施例的填充材料1120f的工艺可以与上面参考图10描述的实施例的选择性地去除层间牺牲层120a、120b、和非铁电部分1145b的隧道绝缘层1145。铁电部分1145a是与结晶晶种层1180接触的部分，并且可以具有带有铁电性质的预定晶体结构。非铁电部分1145b是与层间绝缘层1110a、[0172]随后，可以用导电材料层来填充其中形成了结晶晶种层1180的第二沟槽6和凹陷[0173]参见图25，在选择性地去除形成在第二沟槽6内部的结晶晶种层1180和第一电极地去除结晶晶种层180和第一电极材料层1190的工艺、以及形成间隔件绝缘层1220和导电通过进一步的平坦化工艺来去除在第一沟槽5外部电极2160上形成第一布线层1250。类似地，可以在导电连接图案1230上形成第二布线层上面关于图24和图25描述的使用结晶晶种晶晶种层1180可以执行第一电极材料层1190的功能。在这种情况下，第一电极1210a、隧道材料层1140的区段或区域接触的结晶晶种层1180可以仅诱导隧道材料层1140的该部