《电子技术》课件-6.3.3 掌握译码器

电子技术通用译码器U

N

IV

E

RS

A

L

D

E

C

O

D

E

R

译码是什么在编码时，所使用的每一个码字都表示了一个确定的信号或者对

象，把这些码字翻译成原来的信息，就是译码。译码是编码的逆过程编码译码通用译码器01显示译码器02

初识译码器输入输出A

BY3

Y2

Y1

Y0001101010

0

0

10

0

1

00

1

0

01

0

0

0真值表与我们前面学过的什么很相似？你发现了吗？2-4线译码器的真值表二进制译码器通用译码器之一二进制译码器是把二进制代码的所有组合状态都翻译出来的电路。如果输入信号有n位二进制代码，输出信号为m个，

m

=2n。：译码器输出端，输出为低电平有效。：在S1=1

，+

=0时，输出信号 才取决于输入信号A2、A1、

A0的组合。Y

0

Y

1

Y

2

Y

3

Y

4

Y

5

Y

6

Y

7A2、A1、A0

：三个输入端，

A2为最高位，

A0为最低位。二进制译码器

74LS138是3-8线译码器

A0A1

A2S

2

S

1S

3输入输出A2

A1

A0×

×

××

×

×0

1

00

1

11

0

01

0

11

1

01

1

1

1

1

1

1

11

1

1

1

1

1

1

11

1

0

1

1

1

1

11

1

1

0

1

1

1

11

1

1

1

0

1

1

11

1

1

1

1

0

1

11

1

1

1

1

1

0

1输入为111，

为有效信号输入为000，

为有效信号输入为001，

为有效信号二进制译码器

0

××

1

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0表中的X代表

可以取任意值74LS138译码器功能表0

1

1

1

1

1

1

11

0

1

1

1

1

1

1×

×

×

××

×

×

×译码器不工作1

1

1

1

1

1

1

00

0

00

0

11

1

1二-十进制译码器通用译码器之二将4位二进制代码翻译成1位十进制数字的电路就是二—十进制译码器，又称为BCD—十

进制译码器（BinaryCoded

Decimal）。二—十进制译码器

四位二进制代码一位十进制数将四位二进制代码转化为一位十进制Y数字输

入输

出

A3A2A1A0

Y2Y3

Y4

Y5

Y6

Y7

Y8

Y9000

0

0

00

1

1

11

1

1

1

1

110

0

0

11

0

1

11

1

1

1

1

120

0

1

01

1

0

11

1

1

1

1

130

0

1

111

1

01

1

1

1

1

140

1

0

011

1

101111150

1

0

111

1

11

0111160

1

1

011

1

111

011170

1

1

111

1

1111

01181

0

0

011

1

11111

0191

0

0

111

1

11

1

1

1

1

0无效1

0

1

01

0

1

11

1

0

0

1

1

0

1

1

1

1

01

1

1

1

1

1

1

1

1

11

1

1

1

1

1

1

1

1

11

1

1

1

1

1

1

1

1

11

1

1

1

1

1

1

1

1

11

1

1

1

1

1

1

1

1

1-

：译码器有10个输出端，分别与十进制数0~9相对应，低电平有效。对于某个8421BCD码的输入，相应

的输出端为低电平，其他

输出端为高电平。当输入

的二进制数超过BCD码时，所有输出端都输出高电平，呈无效状态。1

1

1

1

1

1

1

1

1

1Y11

1

1

1A3、A2、A1、A0

：四个输入端，按照8421BCD编码输入数据。二—十进制译码器

74LS42二—十进制译码器的逻辑图所示74LS42译码器功能表

课程总结同学，你已经了解了什么是译码，而且学习了通用译码器中的两大类：二进制译码器和二—十进制

译码器。对于它们的代表性芯片74LS138和74LS42的功能表要认真地读懂，并灵活地运用才行呀。电子技术通用译码器的应用A

P

P

L

I

C

A

T

I

O

N

O

FU

N

I

V

E

R

S

A

LD

E

C

O

D

E

R

王

瑾

地址译码器输

入输

出A

B001101010

1

1

11

0

1

11

1

0

11

1

1

0存储器3存储器2存储器0

存储器1

1

12-4线

译码器AB000101114-16线译码器01

2

30

00A0A1

A2

A3

A4D0

D1

D2

D3

D4

D5

D6

D70

0A5

A6

A7

A812

1314

15

数据分配器在图中，

如果D输入的是时钟脉冲，则由地址码的状态将该时钟脉冲分配到Y0

~Y7的某一个输出端，从而构成时钟脉冲分配器。A0A1A2

S

3S

2S

1Y

0

Y

1

Y

2

Y

3

Y

4

Y

5

Y

6

Y

7地址输入数据输入分配器输出0000010010001111111000011111111100111实现逻辑函数F=aBC+aBC+ABC+ABC

注意哦

，式子里的每一项都要是最小项哦！

如果某一项不是最小项，比如说是BC，就要展开成用通用译码器实现逻辑函数输