技术创新项目申报自查报告

技术创新项目申报自查报告一、项目背景与自查动因1.1项目定位本项目由深圳市南山区“深科智能”有限公司于2022年3月启动，官方内部编号“SK-AI-Edge-22”，目标是在边缘计算终端实现毫秒级工业视觉缺陷检测。技术路线采用“轻量化YOLOv7+自适应知识蒸馏+FPGA异构加速”，属于深圳市科创委《2022年度人工智能科技应用示范》指南中“工业AI质检”方向。1.2自查触发点2023年11月，深圳市科创委发布《关于组织技术创新项目中期飞行检查的通知》，要求所有立项项目提交“自查报告+佐证材料+现场演示”。公司管理层于11月5日签发《关于成立SK-AI-Edge-22项目自查专项组的决定》，指定研发中心牵头，质量部、财务部、法务部、供应链部四线并行，用10个工作日完成合规性、技术性、财务性、制度性四维自查。二、合规性自查2.1立项程序回溯2022年3月1日，公司召开技术委员会，会议编号TC-2022-03，投票7票全通过；3月15日完成深圳市科技业务管理系统在线填报，项目编号为“STI-2022-03-11-000107”；4月2日取得《深圳市科技计划项目合同书》，合同金额500万元，其中政府无偿资助200万元，企业自筹300万元。2.2法律法规对照(1)《深圳市科技计划项目管理办法》深科技创新规〔2019〕3号：第18条“项目承担单位应建立专项账簿”，公司已用友U8+建立“40030101政府补助收入—SK-AI-Edge-22”科目，核算到分。(2)《中华人民共和国专利法》：项目已申请3件发明专利，均处于实审阶段，未出现权属纠纷。(3)《数据安全法》《个人信息保护法》：项目训练数据全部来自客户现场采集的PCB高清图像，已与客户签署《数据授权及保密协议》，并在南山区网安大队完成备案，备案号“深南数备20220815”。2.3风险点与整改风险点A：2023年7月，因供应链波动，原定XilinxZynqUltraScale+MPSoC芯片交期由16周延长至30周，导致样机延期。整改：7月20日，公司启动“双芯片方案”，同时评估IntelCycloneVSX，经实测推理时延仅增加0.7ms，仍在合同指标（≤5ms）内；8月5日向南山区科创委提交《项目重大事项变更备案表》，已获批复。三、技术指标达成度自查3.1合同指标与实测结果(1)缺陷检测准确率≥97%：在客户A、B、C三条SMT产线采集的18万张图像上测试，准确率97.8%，高于合同要求。(2)单张图像推理时延≤5ms：使用FPGA+ARM异构，实测4.3ms。(3)模型大小≤30MB：经通道剪枝+量化后，模型28.7MB。(4)功耗≤15W：整机在25℃环温下满载14.2W。3.2测试方法细节测试环境：产线速度1.2m/s，相机分辨率4096×3072，光源为四通道可调LED，角度15°。测试工具：自研“SKTesterv2.4”，可自动注入缺陷样本（缺件、偏移、锡珠、桥连），并记录TP、FP、TN、FN。测试流程：步骤1：将待测板编号贴二维码，进入MES系统；步骤2：PLC触发拍照信号，边缘盒在50μs内完成曝光；步骤3：FPGA完成JPEG解码→BGR→RGB→Tensor，耗时1.1ms；步骤4：ARM调用NPU驱动，运行YOLOv7-tiny，耗时3.2ms；步骤5：结果回写PLC，同时上传MES，总闭环4.3ms。3.3第三方检测报告2023年9月，委托“工信部第五研究所”出具《检测报告》，报告编号：AI-2023-198，结论：所检指标全部合格，报告已上传深圳市科技业务系统。四、财务自查4.1资金到位与使用截至2023年10月31日，政府资金200万元已全部到账；企业自筹300万元，实际到位300万元，到位率100%。4.2专账核算公司财务制度《SK-CW-2021-04》规定：政府项目必须单独核算、专款专用、不得挪用。具体执行：(1)设置“SK-AI-Edge-22”辅助核算项目，所有收支必须带该项目码；(2)资金使用采用“预算—申请—审批—支付—归档”五环闭合；(3)单笔支出≥5万元须总经理加签。4.3支出明细（单位：万元）研发人员费：政府资金60.0，自筹90.0；试制设备：政府资金70.0，自筹105.0；软件授权：政府资金20.0，自筹30.0；测试化验：政府资金15.0，自筹22.5；差旅会议：政府资金5.0，自筹7.5；间接费用：政府资金30.0，自筹45.0；合计：政府200.0，自筹300.0，与合同预算一致。4.4财务凭证抽查自查组随机抽取2022年9月第000812号凭证：支付深圳市精科高速相机采购款35万元，附件齐全（合同、验收单、发票、银行回单），审批链完整，无违规。五、制度建设与执行5.1研发管理制度文件编号：SK-RD-2022-11《技术创新项目研发管理规范》核心条款：(1)需求变更须填写《CR单》，经产品经理、项目经理、质量经理三方评审，48小时内回复；(2)代码提交必须使用GitLab，主干分支保护，MergeRequest至少1人Review；(3)每周二上午10:00召开站会，迟到超过5分钟罚款100元，罚金纳入团队活动基金。5.2质量管理制度文件编号：SK-QA-2021-03《产品质量保证大纲》(1)所有出厂样机须通过72小时老化：45℃、85%RH、通断电循环；(2)缺陷检测数据集每季度更新一次，新增样本≥5000张；(3)重大质量事故（如漏检率>1%）须在2小时内启动《8D报告》，30天内闭环。5.3知识产权制度文件编号：SK-IP-2020-01《知识产权管理办法》(1)职务发明申请专利，发明人奖励：授权后1万元/件；(2)专利撰写由“深圳中细软”代理，技术交底书须在成果完成后10个工作日内提交；(3)专利维持费由公司统一缴纳，任何部门不得私自放弃。5.4安全与保密制度文件编号：SK-SEC-2021-06《信息安全与保密管理规定》(1)源代码、训练数据、客户工艺参数均列为“绝密”级；(2)开发机禁用USB口，统一使用云桌面，屏幕水印自动附加用户名+时间；(3)离职人员须办理《保密承诺书》续签，脱密期2年。六、实施流程复盘（2022.3—2023.10）6.1阶段划分S1：需求与方案（2022.3—2022.4）输出：《需求规格说明书》V1.3、《技术路线白皮书》V1.0S2：算法研发（2022.5—2022.8）关键事件：5月10日，完成YOLOv7基线训练；6月15日，引入“自适应知识蒸馏”，教师模型mAP99.2%，学生模型mAP98.1%；7月20日，完成ONNX转FPGAHLS，DSP占用率68%。S3：样机试制（2022.9—2022.12）9月5日，PCB第一版打样，发现DDR4走线等长误差>50mil，重新改板；10月20日，第二版PCB回板，电源纹波<30mV，满足要求；12月18日，完成50台小批试产。S4：现场验证（2023.1—2023.5）1月6日，首批10台部署客户A3号产线；3月，累计检测PCB120万片，漏检12片，漏检率0.001%；5月，客户出具《用户验收报告》，签字人：生产总监王XX。S5：优化与结题（2023.6—2023.10）6月，针对客户B的“白色PCB”反光问题，增加偏振片，误检率由0.8%降至0.3%；9月，完成项目决算审计，由“深圳天鹏会计师事务所”出具无保留意见报告；10月，提交《结题申请书》及全套佐证。七、工具链与平台7.1开发环境OS：Ubuntu20.04LTSGPU：RTX3090×4CUDA：11.7PyTorch：1.12.1FPGA：VitisHLS2022.17.2版本控制GitLabCommunity14.7，自建服务器位于深圳南山机房，RAID10，每日凌晨3:00自动备份至阿里云OSS。7.3CI/CD使用GitLabRunner+Docker，每次提交触发：(1)单元测试（pytest，覆盖率≥85%）；(2)模型编译（ONNX→RKNN→FPGAbitstream）；(3)静态代码检查（flake8+cpplint）；(4)生成固件并自动烧录至测试样机，运行10分钟压力测试，PASS后方可Merge。八、数据管理细节8.1数据采集现场部署8K线扫相机，搭配旋转编码器，确保1mm对应8pixel；图像按“客户-产线-日期-序列号”四级目录存储，命名示例：A-L3-20230615-000001.jpg；每日18:00自动上传至NAS，使用rsync+inotify，带宽限速200Mbps，不影响产线。8.2数据标注标注工具：自研“SK-Labelv1.7”，支持快捷键、多人协同、版本回溯；标注规范：缺陷分5大类24子类，例如“缺件—电阻—0402”；质检机制：标注员A标注后，审核员B抽检10%，错误率>2%则整批返工。8.3数据安全NAS采用RAID6+热备盘，硬盘故障自动邮件+短信告警；训练数据导出必须经研发总监审批，导出文件使用AES-256加密，密码通过企业微信分段发送。九、人员与考核9.1组织架构项目总监：李XX（公司副总裁）项目经理：陈XX（PMP，工号R017）算法组5人、FPGA组3人、嵌入式组4人、测试组3人、质量组2人，共17人。9.2绩效考核采用OKR+KPI双轨制：O1：季度交付样机≥20台，KR1：实际交付25台；KPI：漏检率每降低0.001%，奖励团队5000元；反之每升高0.001%，扣减2000元。9.3培训记录2023年共组织培训6次：(1)3月，XilinxFPGA时序约束，讲师：原厂FAE王工，课时4h；(2)5月，功能安全IEC61508，外训，每人费用2800元；(3)8月，专利撰写，2小时，内部讲师：知识产权经理刘XX。十、常见问题与排错指南（面向现场工程师）10.1现象：设备上电后，FPGADONE灯不亮排查：①测量VCCINT=0.85V±3%？②检查PROGRAM_B是否被拉低？③重新烧录.bit，观察DONE是否拉高？若仍失败，更换Flash，型号：MT25QL256。10.2现象：检测时延突然>6ms排查：①登录边缘盒，执行top，查看CPU是否被异常进程占用；②检查DDR带宽，运行“sudoddrbw-d10”，若>80%则降低batchsize；③若温度>75℃，风扇占空比调至100%，仍无效则暂停检测并上报。10.3现象：误检率突然升高排查：①查看光源是否衰减，用照度计测量，目标值：12000Lux±5%；②检查镜头是否有锡珠飞溅，必要时更换保护玻璃；③重新采集1000张样本，快速重训，观察mAP是否回升。十一、后续计划11.1技术迭代2024Q1，引入Transformer检测头，目标mAP提升至99.0%；2024Q2，升级FPGA至ZynqUltraScale+RFSoC，集成ADC，直接采集模拟相机信号，节省一张采集卡，BOM成本降8%。11.2市场拓展已与