CN113097130B 半导体器件及其形成方法 （台湾积体电路制造股份有限公司）

2021.07.092获得包括第一衬底和第一互连结构的第一处理晶圆，所述第一衬底包含半导体材料，所述第一互连结构包括介电材料之间的金属用第一修整工艺去除所述第一互连结构的边缘区域，所述第一修整工艺是非机械工在去除所述第一互连结构的边缘区域之后，用第二修整工2.根据权利要求1所述的方法，其中所述第一修整工艺沿着第一方向去除所述第一互4.根据权利要求3所述的方法，其中所述第一蚀刻工艺是物或氧气执行的等离子体蚀刻，所述等离子体蚀刻是使用在100W至5000W的范围内的等5.根据权利要求3所述的方法，其中所述第一蚀刻工艺是用在300nm至600nm的范围内的波长执行的激光蚀刻，所述激光蚀刻是使用在1W至30W的范围内的激光生成功率执8.根据权利要求1所述的方法，其中将所述第二处理晶圆接合到所述第一处理晶圆包在所述第一金属部件与第二金属部件之间形9.根据权利要求8所述的方法，其中在将所述第一介电层沉积在所述第一处理晶圆上3在去除所述第三互连结构的边缘区域之后，用第二修整工将所述第三处理晶圆接合到所述第一处理晶圆的背面，所在蚀刻所述互连结构之后，锯切所述衬底，以去除所述第14.根据权利要求12所述的方法，其中蚀刻所述互连结构包括用激光蚀刻工艺蚀刻所第一晶圆，包括第一衬底和第一互连结构，所述第一互连结构一衬底的所述侧壁从所述第二衬底的侧壁和所述第二互其中，所述第一互连结构靠近所述第二衬底的一侧的宽度小于介电层，将所述第二晶圆接合到所述第一晶圆，所述介电层介电层，将所述第二晶圆接合到所述第一晶圆，所述介电层18.根据权利要求15所述的半导体器件，其中所述第一衬底的所述侧壁具有第一部分19.根据权利要求15所述的半导体器件，其中所述第一衬底的所述侧壁与所述第一衬20.根据权利要求15所述的半导体器件，其中所述第一衬底的所述侧壁与所述第一衬4[0003]堆叠的半导体器件已经成为用于进一步减小半导体器件的物理尺寸的有效技第一修整工艺以比所述第一衬底的所述半导体材料快的速率去除所述第一互连结构的所侧壁从所述第二衬底的侧壁和所述第二互连5圆边缘处可能发生的不均匀化学机械抛光(CMP)而导致的圆化或凸起的边缘。从接合前的合前的第一经处理晶圆修整边缘可以降低在后续将接合后的第一经处理晶圆减薄期间的更详细讨论的，图1至图9示出了修整第一经处理晶圆(参见图1)并将其接合到第二经处理6向地设置在第一晶圆的边缘处并围绕器件区域52D。如下面更详细讨论的，将在边缘区域衬底52具有有时被称为正面的有源表面(例如，在图1中面向上的表面)和有时被称为背面54A。介电材料54B可以包括诸如一个或多个低k(LK)或超低k(ELK)介电材料层的一个或多54的金属化图案54A电耦接到半导体衬底52的有源表面[0021]导电通孔56形成为延伸到互连结构54和/或半导体衬底52中。导电通孔56电耦接也可以延伸到互连结构54的一些(或全部)760是仅用于器件测试的测试焊盘，并且在集成电路管芯50正常操作期间不被电耦接或启测试连接件物理地和电地耦接到接触焊盘60。仅具有为KGD的集成电路管芯50的晶圆进行以预期的已知开路或短路的测试。在测试完成之后，通过例如蚀刻工艺、化学机械抛光854B中器件区域52D中的部分。如下面更详细讨论的，第一修整工艺70是诸如蚀刻工艺(诸的图案选择性去除光刻胶的曝光部分或光刻胶的未宽度W1、W2中的每一个都小于半导体衬底52的宽度W3。W3的宽度可以在约299.8mm至约衬底52的侧壁的平面形成第一钝角θ1。例如，第一钝角θ1可以在约170度至约180度的范围9整工艺70使得其具有在以上讨论的范围之外的蚀刻选择性不能使修整层能够具有凹入轮5000W的范围内的高功率的等离子体生成功率来执行等离子体刻蚀工艺。可以使用具有在约100伏至约5000伏的范围内的高电压的偏置电压来执行等离子体刻蚀工艺。在一些实施且等离子体生成功率或偏置电压可以具有在约5Hz至约5000Hz的范围内的脉冲频率。在等可以在约1mTorr至约500mTorr的范围内。可以执行等离子体蚀刻工艺达在约10秒至约600光蚀刻的烧蚀工艺。通过执行一次或多次均朝向边缘区域52E投射的激光照射来执行激光52的整个有源表面引导，使得仅边缘区域52E被暴露于激光照射。所使用的激光器可以是长可以在约300nm至约600nm的范围内。激光器的平均输出功率可以在约1W至约30W的范围[0037]第一修整工艺70可以通过去除半导体衬底52的在边缘区域52E的一些部分来在半行第二修整工艺来去除半导体衬底52的在边缘区域52E中的部分中的一些。第二修整工艺以比介电层64、钝化层58和介电材料54B的介电材料快的速率选择性去除半导体衬底52的[0040]第二修整工艺80可以通过去除半导体衬底52的在边缘区域52E的一些部分来在半的深度D5。深度D4可以在约20μm至约30是在切割工艺之后的区域50R的详细视图。第一修整工艺70和第二修整工艺80共同地从半壁52S2和第三侧壁52S3通过弯曲段52S5连接。第二侧壁52S2和弯曲段52S5一起在切割区域管芯连接件116形成为延伸穿过介电层114和钝化层108，以物理地和电地耦接到互连结构在诸如室温(诸如，在约15℃至约30℃的范火步骤中，在诸如在约100℃至约400℃的范围内的温度的高温下将介电层64和介电层114壁52S1半导体衬底52的侧壁52S从半导体衬底102的侧壁和互连结构104的侧壁横向地偏移。在接合期间可以发生一些偏移，使得管芯连接件66与管芯连接件116的中心没有彼此横向地对地和电地耦接到互连结构154的金属化图案。介电层164和管芯连接件166可以分别类似于在该退火步骤中，在诸如在约100℃至约400℃的范围内的温度的高温下将介电层164和半导体衬底52退火。在退火之后，形成接合介电层164与半导体衬底52的诸如熔融接合的接孔56以一一对应的方式彼此连接。管芯连接件166与导电通孔56可以在预接合之后物理接[0048]第三晶圆可以以与以上讨论类似的方式在接合之前被修使得半导体衬底152的侧壁152S也以与相对于图6描述的半导体衬底52的第三侧壁52S3类衬底52的侧壁彼此横向地偏移。例如，半导体衬底152的侧壁152S从半导体衬底52的侧壁与导电通孔56的中心没有彼此横向地对准，但管芯连接件166和导电通孔56有足够的表面约束在半导体衬底102和互连结构104的[0050]图10A和图10B示出了根据一些实施例的管芯堆叠件。图10A示出了第一管芯堆叠[0051]图11至图15是根据一些其他实施例的在晶圆接合工艺期间的中间步骤的截面可以具有与以上相对于图6讨论的轮廓形状[0059]图16至图20是根据一些其他实施例的在晶圆接合工艺期间的中间步骤的截面[0067]图21至图25是根据一些其他实施例的在晶圆接合工艺期间的中间步骤的截面对于图11至图15描述的工艺中的较早阶段以与相对于图2描述的方式类似的方式用探针62执行电路探针(CP)测试。在修整之后进行测试可以有助于避免进一步处理可能因修整而受损例中，管芯连接件116代替互连结构104的金属化图案连接到接触焊盘110。在另一实施例氧气执行的等离子体蚀刻，等离子体蚀刻是使用在100W至5000W的范围内的等离子体生成用在300nm至600nm的范围内的波长执行的激光蚀刻，激光蚀刻是使用在1W至30W的范围内[0077]在该方法的一些实施例中，蚀刻互连结构包括用等离子体蚀刻工艺蚀刻互连结实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术