CN113168864B 用于多库和多泵刷新操作的设备和方法 （美光科技公司）

2021.06.09PCT/US2019/06446420WO2020/123229EN2020.06.18US2006239098A1,2006.10.26本公开的实施例涉及用于在存储器库处本述库逻辑电路锁存来自用于刷新操作的第一泵储器装置可包含共享所述全局行地址总线的多2多个存储器库，每个存储器库耦合到所述全局行地址行地址解码器，其耦合在所述库逻辑电路与所述存储器阵列之间，其中码器被配置成激活由所述锁存的刷新地址指定的所述存储器阵列的第一字线和由所述更其中激活所述多个存储器库中的第一存储器库的所述库逻辑其中所述全局行地址总线进一步被配置成可操作地传送与用于所述多个存储器库的第二存储器库的激活ACT命令相关联的ACT地址，所述ACT命令在所述第一存储器库的所述其中所述第二存储器库的所述库逻辑电路被配置成临时锁其中至少部分地响应于所述所有库刷新命令而激活所有所述多个存储器库的所述库5.根据权利要求4所述的设备，其中以时分方式激活所有所述多个存储器库的所述库路通过改变所述地址锁存器的地址电路的状态来更新所述锁存的刷新地址以提供所述更3行地址解码器，其耦合在所述库逻辑电路与所述存储器阵列之间，其中码器被配置成激活由所述锁存的刷新地址指定的所述存储器阵列的第一字线和由所述更储器命令而提供第四控制信号以致使所述库逻辑电路对来自所述全局行地址总线的地址14.根据权利要求13所述的设备，其中所述命令解码器进一步被配置成提供第五控制行地址锁存器控制逻辑电路，其在激活时被配置成提供第一控制信号址锁存器改变所述多个锁存器电路中的至少一个的状态以提供更新行地址解码器，其耦合在所述库逻辑电路与所述存储器阵列之间，被配置成激活由所述锁存的刷新地址指定的所述存储器阵列的第一字线和由所述更新的4多路复用器，其耦合到所述全局行地址总线、所述行其中所述行地址锁存器控制逻辑电路进一步被配置成向所述多路复用器提供第三控第一状态和使所述多路复用器向所述地址锁存器提供所述行锤17.根据权利要求15所述的设备，其进一步包括耦合到所述多个存储器库的命令解码令解码器将所述活动控制信号延迟到所述多个存储器库的所述行地址锁存器控制逻辑电展逻辑电路进一步被配置成响应于所述活动控制信号而激活所述行地址锁存器控制逻辑储器库的第一存储器库的所述行地址锁存器控制逻辑电路由所述每库刷其中所述全局行地址总线进一步被配置成提供与用于所述多个存储器库的第二存储器库的激活ACT命令相关联的ACT地址，所述ACT命令在所述第一存储器库的所述行地址解其中所述第二存储器库的所述地址锁存器被配置成锁5[0002]本文所述的方法和设备可允许在与存储器库相关联的库逻辑电路处本地生成至少一个刷新地址和/或行锤刷新地址。本地生成的地址可允许在完成刷新操作之前在全局述刷新地址以提供锁存的刷新地址，且更新所述锁存的刷新地址以提供更新的刷新地址。所述多个存储器库中的每一存储器库可包括存储器阵列和耦合在所述库逻辑电路与所述线的刷新地址以提供锁存的刷新地址，且更新所述锁存的刷新地址以提供更新的刷新地述锁存的刷新地址指定的所述存储器阵列的第一字线和由所述更新的刷新地址指定的所6部分的附图，并且附图通过图示示出了其中可以实践所描述的系统和方法的特定实施例。将行地址发送到一或多个存储器库以用于每库刷新操作(REFpb)，或通过全局地址总线将[0020]图1是根据本公开的实施例的半导体装置100的示意性框图。半导体装置100可包7生成器电路(RHRAdd_Gen)116、刷新进度逻辑(Ref)电路118、行地址锁存器控制逻辑[0021]CA102可以接收由装置100外部的装置(例如存储器控制器)提供的命令和与存储可感测半导体装置100的操作温度以产生TEMP信号。TEMP信号可采取与高温相关联的第一施例中，TEMP信号可以采取三种或三种以上状态以将操作温度划分为三个或三个以上范[0023]刷新计数器108可生成指定待刷新的行地址的刷新地址。每当对行地址完成刷新[0024]MUX1110可接收来自行地址锁存器106的RR和来自刷新计数器108的CBRA。MUX1110可响应于来自命令解码器104的REF信号而输出RR或CBRA。当命令解码器对刷新命令进114可以从全局行地址总线113接收G近攻击字线的字线(例如，攻击字线可夹在两个邻近字线之间)可受攻击线的重复激活/存8[0026]DRAM的增加的密度已经导致每个存储器单元在物理上更小，导致存储更小的电荷、更低的操作噪声容限、存储器单元之间的电磁相互作用的增加的速率以及更大的数据丢失的可能性。行锤效应可进一步使存储在存储器单元中的数据劣化，所述存储器单元耦合到直接邻近牺牲字线的两个字线。也就是说，攻击字线和两个牺牲字线可夹在其它两个可以包含指定至少一个次级牺牲字线的行地址。总线113。每一库BANK0-7的RHRAdd_Gen116可响应于命令解码器104所提供的Sample0-7信号中的对应一个的活动状态的断言而对全局行地址总线113进行取样。可基于非刷新存储器命令可指示攻击字线上的行锤操作，且可能需要初级和/或次级牺牲字线上的附加刷令解码器104还可以向每个存储器库BANK0-7的对应Ref电路118提供控制信号RRASTD0-7。次将RRASTD信号转变到活动状态。命令解码器104将RRASTD信号转变到活动状态的次数可[0029]RaLatCtrl电路120可以由Ref电路118提供的活动RfshIP信号激活。在激活时，态可以至少部分地基于由命令解码器104提供给存储器库的对应RRASTD信号(例如，用于BANK1的RRASTD1)。RaLatCtrl电路120的各种控制信号的状态可以进一步至少部分地基于由命令解码器104提供的DRateRHR信号。DRateRHR信号可以被提供给所有存储器库BANK0-7。DRateRHR信号可以基于在刷新操作的每个泵期间是执行常规刷新操作(CBRR)还是执行于刷新计数器108刷新对应于常规刷新操作(CBRR)的每个泵上的字线，基于RHRAdd_Gen9[0030]MUX2122可在输入A处从全局行地址总线113接收刷新地址GRA且在输入B处从RHRAdd_Gen116接收行锤刷新地址RHRA。MUX2122可以从RaLatCtrl电路120接收控制信号SELB可被设置为低状态以选择RHRA用于行锤刷新操作。当DRateRHR处于第二状态(例如，[0031]地址锁存器124可以从MUX2122接收地址(GRA或RHRA)。地址锁存器124可以(更有效位)的状态由RaLatCtrl电路120提供的控制信号R[0033]如本文所述，通过R2ndPump信号改变地址锁存器电路X13以更新锁存的地址可允生成一个行地址的逻辑，但库逻辑电路114可包含用于例如在刷新操作期间执行两个以上且可以响应于刷新操作的第二泵的R2ndPump信号而输出反相信号来代替非[0035]将参考以下附图进一步描述装置100的操作。虽然图2至5所示的序列和时序图是[0036]图2A和2B是根据本公开的实施例的每库刷新命令的操作序列200A和200B的示意可基于刷新计数器108刷新对应于常规刷新操作(CBRR)的每个泵上的字线，基于RHRAdd_状态的TEMP信号，接收到第一每库刷新(REFpb)命令#H1-H7，可分别执行CBRR-CBRR模式、温度下，行锤效应可能对数据完整性造成比在其它温度下典型DRAM数据降级更大的风险。[0042]图3是根据本公开的实施例的双泵存储器刷新操作的时序图300。在一些实施例(X13＝0))可由MUX1110输出且作为GRA[16[0044]进一步响应于REFpb命令，命令解码器104可在T2时或之后将Rfsh信号和RRASTD0低)状态。响应于活动Rfsh和RRASTD0信号，Ref电路118将RFSHIP0信号切换到活动(例如，锁存器124锁存行地址CBRA-1(X13＝0)和从地址锁存器124传送到行地址解码器126的行地[0045]当在CBRA-1(X13＝0)上完成第一泵刷新时，命令解码器104在T5时或之后再次将[0046]图4是根据本公开的实施例的双泵存储器刷新和行锤刷新操时序图400可以反映装置100在CBRR-RHR模式204刷新操作期间的操作。对于CBRR-RHR204泵执行基于由RHRAdd_Gen116提供的地址的时或之后的第二泵之前将DRateRHR信号转变到活动状态以指示行锤刷新。响应于活动DRateRHR信号，SELA/SELB信号由RaLatCtrl电路120转变到低状态。低SELA/SELB信号使MUX2122输出从RHRAdd_Gen116接收的行锤刷新地址RHRA-1。在T3时[0048]图5是根据本公开的实施例的双泵行锤刷新操作的时序图5时序图500可以反映装置100在RHR-RHR模式206刷新操作期间的操作。对于RHR-RHR206模计数器108在全局行地址总线113上提供刷新地址(CBRA-3(X13＝0))，但是不执行基于116的行锤刷新地址(RHRA-2)提供到地址锁存器124以提供到行解码器126以用于对与命令期间从全局行地址总线113取样的行地址来生成行锤刷新地址RHRA-2和RH行地址可以在存储器库BANK0的刷新操作期间被提供给全局行地址总线113上的存储器库[0053]图7是根据本公开的实施例的图6所示的刷新命令和激活命令的时序图700。在T0将刷新地址CBRA-4(X13＝0)从刷新计数器108输出到全局行地址总线113(GRA)上。进一步响应于接收到REFpb，命令解码器104可在T2时或之后向存储器库BANK0提供活动Rfsh和器库BANK0的RaLatCtrl电路120可以将RaLatch0转变到活动状态。RaLatCtrl电路120可向110可在T5时或之后将由行地址锁存器106提供的行地址RR提供到全局行地址总线113。尽管图7中未示出，但存储器库BANK7可从命令解码器104接收非活动Rfsh、RRASTD7和RaLatch7信号和高SELA/SELB7信号，使得地址锁存器124从全局存储器总线113锁存ACT地在T6时或之后从全局地址线对ACT地址进行取样。ACT地址可由地址锁存器124提供到行解之后的刷新操作的第二泵期间刷新与所述地址其它刷新操作模式(例如CBRR-RHR模式或RHR-RHR模式)，存储器命令与刷新命令之间也可[0057]图8A和8B是根据本公开的实施例的所有库刷新命令的操作序列800A和800B的示图2A所示的序列。图8B示出了响应于用于低操作温度的多个刷新命令的刷新操作的序列[0058]在一些应用中，响应于所有库刷新命令而刷新所有存储器库BANK0-7可导致装置延迟到存储器库BANK0-7的一或多个库逻辑[0059]图9是根据本公开的实施例的所有库刷新命令的时序图。在T0时或之后由命令解刷新地址CBRA-5(X13＝0)。命令解码器104还可以在T2时或之后提供活动Rfsh信号和库BANK1-7的刷新操作，因为命令解码器104仅在T2时或之后将活动RRASTD信号(RRASTD0)[0060]本文所述的方法和设备可允许在与存储器库相关联的库逻辑电路处本地生成至