CN113410310B 半导体元件的制造方法 （台湾积体电路制造股份有限公司）

201611149521.92016.12.14层以及氧化物层以形成一对栅极间隙壁于虚设的一者的一顶部位所具有的掺杂浓度是高于该对栅极间隙壁中的一者的底部位所具有的掺杂的掺杂浓度是低于该对栅极间隙壁中的该者的2形成一虚设栅极于一半导体鳍片的一通道部位上方，其中该半导体执行一等离子离子辅助沉积制程以沉积一富掺杂层于该将该富掺杂层中的一掺杂物撞击至该氮硅化物层以及该氧将该富掺杂层中的该掺杂物撞击至该氮硅化物层以及该氧化物图案化该氮硅化物层以及该氧化物层以形成一对栅极间隙壁于该虚设栅极的相对的底部位所具有的一掺杂浓度是低于该对栅极间隙壁中的该者的该底部位所具有的该掺杂移除该半导体鳍片中未被该虚设栅极以及该对栅极间隙壁覆盖的多个部位以于该半磊晶形成多个磊晶结构于该半导体鳍片的该者的该底部位的该掺杂浓度的一范围为6x1019atoms杂物撞击至该氮硅化物层以及该氧化物层中是通过一惰性气体离子的散射将该掺杂物撞在将该富掺杂层中的该掺杂物撞击至该氮硅化物层以及该氧化执行一等离子离子辅助沉积制程以沉积一富掺杂层于该将该富掺杂层中的一掺杂物撞击至该氮硅化物层以及该氧将该富掺杂层中的该掺杂物撞击至该氮硅化物层以及该氧化3图案化该氮硅化物层以及该氧化物层以形成一对栅极间隙壁于该虚设栅极的相对的底部位所具有的一掺杂浓度是低于该对栅极间隙壁中的该者的该底部位所具有的该掺杂移除该半导体鳍片中未被该虚设栅极以及该对栅极间隙壁覆盖的多个部位以于该半且该硼化物的掺杂物浓度为一范围从1x1020atoms/cm3至1x1杂物撞击至该氮硅化物层以及该氧化物层中是执行一等离子离子辅助沉积制程以沉积一富掺杂层于该该氮执行一撞击植入制程以通过一VIIIA族的元素的离子将该富掺杂层中的一砷化物撞击至该氮硅化物层以及该氧化物层中，使得该氮硅化物层以及该氧化物层包含一VIIIA族的图案化该氮硅化物层以及该氧化物层以形成一对栅极间隙壁于该虚设栅极的相对的底部位所具有的一掺杂浓度是低于该对栅极间隙壁中的该者的该底部位所具有的该掺杂移除该半导体鳍片中未被该虚设栅极以及该对栅极间隙壁覆盖的多个部位以于该半磊晶形成多个磊晶结构于该半导体鳍片的该4的尺寸以及越来越高的驱动电流，因而发展出鳍式场效晶体管(FinField-Effect[0008]图2至图11绘示依据本发明实施例的一些实施方式的图1中半导体元件于中间制[0009]图12绘示依据本发明实施例的一或多个实施方式的半导体元件的砷化物浓度对5[0012]通过本发明实施例所示的一或多个实施方式而可被改善的元件可为半导体元举例来说，前述的元件可为鳍式场效晶体管(FinField-EffectTransistors,FinFET)元件。以下的发明实施例继续利用鳍式场效晶体管为例以描述本发明实施例不同的实施方图11绘示依据本发明实施例的一些实施方式的图1中半导体元件于中间制造阶段下的剖视硅层。此种具有应变的基材的形成方法可包含选择性磊晶成长(selectiveepitaxial基材110的形成方法举例可包含氧离子植入硅晶隔离(Separationbyimplantedoxygen,SIMOX)制程、晶圆接合(waferbonding)制程、选择性磊晶成长(selectiveepitaxial依据图案的设计(于本实施方式中所设计的图案为半导体鳍片112)而接受照射(暴露)，并6介电质的方法。依据形成介电层所使用的制程，于半导体鳍片112的顶部上的栅极介电质栅极介电质120可包含高介电常数材料，例如金属氧化物(metaloxides)、金属氮化物oxides)、过渡金属氮化物(transitionmetal-nitrides)、过渡金属硅化物(transitionmetal-silicates)、金属氮氧化物(oxynitridesofmetals)、金属铝化物(metal材料的任意组合。于一些实施方式中，栅极介电质120的材料可包含铪氧化物(hafniumoxide,HfO2)、铪硅氧化物(hafniumsiliconoxide,HfSiO)、铪硅氮氧化物(hafnium氧化物(lanthanumoxide,化物(strontiumtitaniumoxide,SrTiO3,STO)、钡钛氧化物(bariumtitaniumoxide,BaTiO3,BTO)、钡锆氧化物(bariumzirconiumoxide,BaZrO)、镧铪氧化物(hafniumlanthanumoxide,HfLaO)、镧硅氧化物(lanthanumsiliconoxide,LaSiO)、铝硅氧化120可具有多层结构，例如其中一层结构为硅氧化物(例如介面层)而另一层结构为高介电[0017]虚设层130是形成于栅极介电质120上。沉积虚设层130的方法可包含化学气相沉含多晶硅(polycrystalline-silicon,poly-Si)或多晶硅锗(poly-crystallinesilicon-相沉积(low-pressurechemicalvapordeposition,LPCVD)制程所沉积的非掺杂的多晶[0018]遮罩层210是通过适合的制程而形成一适当的厚度于虚设层130上。当遮罩层210(spin-onglass,SOG)、低介电常数膜(alow-κfilm)、四乙基正硅酸盐(tetraethylorthosilicate,TEOS)、等离子辅助化学气相沉积氧化物(plasmaenhancedCVDoxide,7他适当的制程来形成所设计的图案。于一些实施方式中，遮罩层210可包含沉积于虚设层130上的氮化硅层212以及沉积于氮化硅层212上的氧光阻的光微影制程(photolithographyprocess)。图案化制程的进行可通过浸润式微影盖的半导体鳍片112的至少一部位可称为半导体鳍片112的通道部位114，而未被虚设栅极或复合层的结构可包含氧化物(oxide)、氮硅化物(siliconnitride)、氮氧硅化物(siliconoxynitride,SiON)及/或其他介电材料。间隙层140的形成方法可包含，但于，等离子辅助化学气相沉积(plasmaenhancedchemicalvapordeposition,PECVD)制化学气相沉积(sub-atmosphericchemicalvapordeposition,[0021]接着，间隙层140可被掺杂。于一些实施方式中，间隙层140可通过等离子掺杂说，富掺杂层150的形成方法可包含等离子离子辅助沉积(plasmaionassisted或砷化物(arsenic)。于一些实施方式中，富掺杂层150的厚度T实质上为约5纳米至约6纳杂物撞击至间隙层140中。撞击植入制程所使用的离子220可包含元素周期表中VIIIA族的8式下，等离子离子辅助沉积制程以及撞击植入制程可被视为等离子掺杂(PlasmaDoping,可通过至少一退火制程(annealingprocess)而扩散位于其中的掺杂物。于一些实施方式中，当掺杂物为砷化物时，间隙层140的砷化物的掺杂物浓度是实质上为一范围从约时，间隙层140的硼化物的掺杂物浓度实质上是为一范围从约1x1020atoms/cm3至约物浓度实质上是为一范围从约2x1018atoms/cm3至约5x1018at[0023]请参照图6。多个轻掺杂漏极(Light-DopedDrain,LDD)区域160是形成于半导体R。剩下的半导体鳍片112具有凹陷部位118以及通道部位114。凹陷部位118是嵌入于基材[0026]移除半导体鳍片112的部位的方法可包含形成光阻层或覆盖层(例如氧化物覆盖层)于图7所示的结构上方、图案化光阻层或覆盖层以具有可暴露出半导体鳍片112的部位9除半导体鳍片112的部位也可包含微影制程，借以进行蚀刻制程。微影制程(lithographyprocess)可包含光阻涂布(例如旋转涂布制程)、软烘烤(softbaking)、遮罩对准(maskaligning)、曝光(exposure)、曝光后烘烤(post-exposurebaking)、对光阻剂显影(developingthephotoresist)、洗濯(rinsing)、干燥(drying)，例如硬烘烤(hard进行或取代，例如无遮罩微影制程(masklessphotolithography)、电子束写入制程(electron-beamwriting)以及离子束写入制程(ion-beamwriting)。于一些其他实施方预清洗制程(pre-cleaningprocess)可利用氢氟酸(HF)或其他适合的溶液170可通过一或多个磊晶制程(epitaxyorepitaxial(epi)processes)所形成，使得硅特磊晶制程可包含化学气相沉积制程(例如气相磊晶(vapor-phaseepitaxy,VPE)制程及/或超高真空化学气相沉积制程(ultra-highvacuumchemicalvapordeposition,UHV-用气态的及/或液态的前驱物。此气态的及/或液态的前驱物可交互作用于半导体鳍片112(BF2))、N型掺杂物(例如磷化物(phosphorus)或砷化物(arsenic))及/或其他适当的掺杂(例如接面植入制程(junctionimplantprocess))来掺杂磊晶结构170。一或多个退火制程及/或激光退火制程(laseranneal触以及特征之间的介面的缺陷，硅化物接触是可靠的。自对准硅化物(self-aligned物半导体(complementarymetaloxidesemiconductor,CMOS)元件的过程中可使用硅化沉积制程。通过化学机械研磨(chemicalmechanicalplanarization,CMP)制程可移除多述结构配置下，形成于开口182中的栅极结构190(见图11)是不连接于源极漏极特征(例如栅极结构190的相对的侧壁192上。前述所形成的栅极结构190也可包含栅极介电层、覆盖气相沉积制程、物理气相沉积制程、金属有机化学气相沉积(Metal-organicchemicalvapordeposition,MOCVD)制程以及原子层沉积制程。于一些实施方式中，包含于介电层被掺杂，则栅极间隙壁140’的底部位140b的掺杂浓度实质上为约6x1019atoms/cm3至约于开口182中的栅极结构190是不连接于源极漏极特征(例如半导体鳍片112及/或磊晶结构[0034]请参照图11。半导体鳍片112的轻掺杂漏极区域160具有顶部位160t以及底部位160t的掺杂浓度实质上可为约2x1020atoms/cm3至约3x1020atoms/cm3，而轻掺杂漏极区域160的底部位160b的掺杂浓度实质上可为约2x1019atoms/cm3至约4x1019atoms/cm3。也就是[0035]图12绘示依据本发明实施例的一或多个实施方式的半导体元件的砷化物浓度-深者的底部位所具有的掺杂浓度是低于该对栅极间隙壁中的该者的底部位所具有的掺杂浓[0037]于一些实施方式中，该对栅极间隙壁中的该者的底部位的掺杂浓度的范围为6x1019atoms/cm3至1x1轻掺杂漏极区域中的一者的顶部位所具有的掺杂浓度是高于该对栅极间隙壁中的一者的极区域中的一者的顶部位所