印制电路板的电磁兼容性设计规范

印制电路板的电磁兼容性设计规范

引言

本人结合自己在军队参与的电磁兼容设计工作实践，

空军系统关于电子对抗进行的两次培训（雷达系统防

雷、电子信息防泄露）及入司后参与706所杨继深主

讲的EMC培训、701所周开基主讲的EMC培训、自己在

地方电磁兼容实验室参与EMC整改的工作体验、特别

是国际IEEE委员发表的关于EMC有关文章、与地方同

行的交流体会，并结合公司的实验情况，对印制电路

板的电磁兼容性设计进行了一下小结，希望对印制电

路板的设计有所作用。

需要提醒注意的是：总结中只是提供了一些最基础的

结论，对具体频率信号的走线长度计算、应考虑的谐

波频率、波长、电路板级屏蔽、屏蔽体腔的设计、屏

蔽体孔径的大小、数目、进出导线的处理、截止导波

管直径、长度的计算及静电防护，雷电防护等知识没

有进行描述。或许有些结论不一定正确，还需各位指

正，本人将不胜感谢。

一、元器件布局

印刷电路板进行EMC设计时，首先要考虑布局，PCB工程师必须和结构工程

师、EMC工程师一起协调进行，做到两者兼顾，才能达到事半倍。

首先要考虑印刷电路板的结构尺寸大小，考虑如何对器件进行布置。如果器

件分布很散，器件之间的传输线可能会很长，印制线路长，阻抗增加，抗噪声能力

下降，成本也会增加。如果器件分布过于集中，则散热不好，旦邻近线条易受耦

合、串扰。因此根据电路的功能单元，对电路的全部元器件进行总体布局。同时考

虑到电磁兼容性、热分布、敏感器件和非敏感器件、I/O接口、复位电路、时钟系

统等因素。

一般来说，整体布局时应遵守以下基本原则：

1、当线路板上同时存在高、中、低速电路时，应该按逻辑速度分割：布置快速、

中速和低速逻辑电路时，高速的器件（快逻辑、时钟振荡器等）应安放在靠近连接

器范围内，减少天线效应、低速逻辑和存储器，应安放在远离连接器范围内。这样

对共阻抗耦合、辐射和交扰的减小都是有利的。

IX1

2、在单面板或双面板中，如果电源线走线很长，应每隔3000mil对地加去耦合电

容，电容取值为10uF+1000pF,滤除电源线上高频噪声。

3、在单面板和双面板中，滤波电容的走线应先经滤波电容滤波，再到器件管

脚，使电源电压先经过滤波再给IC供电，并且IC回馈给电源的噪声也会被电容先

滤掉。至于去耦电容安放位置要根据实际情况来定，并不是绝对放在电源正极处，

也可能放在电源负极处，原则上保证接地阻抗最小。

目

4、时钟线、总线、射频线等强辐射信号线远离接口外出信号线至少

lOOOmil,避免强辐射信号线上的干扰耦合到外出信号线上向外辐射，晶体、晶

振、继电器、开关电源等均为强辐射器件布局时应着重考虑。

IIxI

5、滤波器（滤波电路）的输入、输出信号线不能相互平行、交又走线，避免

滤波前后的走线直接噪声耦合。

日

6、对于始端串联EG配电阻，应靠近其信号输出端放置，即驱动源放置。

7、为IC滤波的各滤波电容应尽可能靠近芯片的供电管脚放置，减少高撅回

路面积，从而减少辐射。

8、在PCB板上，接口电路的滤波、防护以及隔离器件应该靠近接口放置，并

且遵循先防护后滤波的原则。

9、线路板电源输入口的滤波电路应靠近接口放置。

10、当接口电路采用隔离方式进行滤波设计时，其RC、LC电路应采用如卜.布

局，且隔离区其他层不允许有其他走线。

日

11、靠近PCB板边缘4mm以内不允许放置元器件。

12、按照电路信号的流向安排各个功能电路单元的位置，使布局便于信号流

通，并使信号尽可能保持一致的方向，信号走线最短、不产生回流。

13、以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均

匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连线。

14、高频工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使

元器件同一方向排列。

15、尽可能缩短高频元器件之间的参数，减少它们的分布参数和相互间的电

磁干扰八易受干扰的器件不要相互挨得太近，输入和输出元件应尽可能远离°

16、元器件的位置应按电源电压、数字及模拟电路、速度快慢、电流大小等

进行分组，以免相互干扰。根据元器件的位置可以确定印制板连接器各个引脚的安

排。所有连接器应安排在印制板的一侧，尽量避免从两侧引出电缆，减少共模辐

射。

17,高频滤波电容必须放在每个IC电源的引脚附近，减少对地回路，且要求

每个电源引脚放一个高频小电容。

18、存在较大电流变化的单元电路或器件（如电源模块的I/O,风扇及继电

器）附近应放置储能电容和高频滤波电容。

二、印制板布线

在印制板布线时，应先确定元器件在板上的位置，然后布置地线、电源线，

再安排高速信号线，最后考虑低速信号线。应先布地线，这条规则很重要，地线最

好布成网状布置。

（1）电源线：在考虑安全条件下，电源线应尽可能靠近地线，以减小差模辐

射的环面积，也有助于减小电路的交扰。

（2）时钟线、信号线和地线的位置：信号线与地线距离应较近，形成的环面

积较小，时钟线两边应尽可能进行包地线处理，防止时钟信号对其他信号的串扰，

且包地线要可能多的打地过孔与地平面相连，减少接地阻抗，防止地线成为一个发

射天线。

◊时钟线包地处理

(3)时钟线和信号线尽量不要换层走线，如确因实际情况需换层时，在走线

过孔处，需打地过孔。

◊时钟线过孔处、信号线过孔处打地过孔

(3)时钟线、总线、射频线等关键信号走线和其他同层平行走线应满足3W

原则。

(4)应避免印制电路板导线的不连续性：◊迹线宽度不要突变◊导线不要

突然拐角，信号走线避免“毛剌”、“锐角”、“直角”、“宽度不一致”等情

况。

◊导线不要突然拐角

◊迹线宽度不要突变

目

⑸输入输出线应尽可能避免相邻长距离的平等，减少输入输出间的串扰

（差分线除外）。

（6）电路板上的滤波器（滤波电路）下方不要有其他无关信号走线。

£^1

㈢

晶振走线尽可能靠近IC，且在时钟线两边进行包地处理时钟将柚脚

地线麒I瑞鬻露黯is铜耦幡鬣",护送

（8）关键信号线（如时钟线、总线、接口信号线、很射频线、复位线、片选

线）一般都是强辐射源或敏感信号线，尽可能靠近地平面布线，使其信号回路面积

减少，减少其辐射强度或提高抗干扰能力。

（9）高频信号线要远离时钟或晶振走线，如时钟线和高速信号线尽量不要平

行走线，确因实际情况需平行走线，应用地线隔开。

（10）关键信号线距参考地平面边沿23H（H为线距离参考平面的高度），

特别是电源走线

1X|

（11）模拟信号的高低电平信号线要分别走在地层两侧或电源两侧。

（12）差分信号线应同层、等长、并行走线，保护阻抗一致，差分线间不应

有其他走线。当确因实际情况要打过孔时，应同时打过孔，且不能相距太远。

（13）关键信号线走线不要跨分区走线，如一定要跨分区走线，则在走线附

近采用桥接方式，使信号形成完整回路。

(14)布线时应把回流面积最小化作为最高原则

(14)电源平面应相对于其相邻地平面内缩20H,当因结构限制时，也应保证5H

(15)信号线和地址线的走线应避免形成地抹或地沟

三、电源的EMC设计

电源方面的EMC设计不仅仅包括开关电源的EMC设计，还包括数字电路、模

拟电路方面的电源EMC没计。

开关电源方面的EMC设计主要包括电源前端共模滤波器、差模滤波器设计、

开关变压器缓冲回路的参数设计、开关管和快速二极管的吸收回路的设计、开关变

压器的屏蔽设计等项目。主要根据具体产品来进行具体设计。

模拟电路和数字电路电源部分的EMC设计是非常重要的一个部分，主要包括

BULK去耦电容的选择、IC去耦电容的选择、整体去耦电容的选择、磁珠的选择、

滤波方式的选择等。

电源开关的交流回路、整流器交流回路包含高幅梯形电流，这些电流中谐波

含量成分很高，其频率远大于开关基频，峰值幅值可高达持续输入/输出直流电流

幅度的五倍，过渡时间通常为50ns,这两个回路最容易产生电磁干扰。因此应优

先布好这些回路，每个同路中的三种主要器件：滤波电容、电源开关或整流器、电

感或变压器应彼此相邻地进行设置，调整元器件位置使它们之间的电流回路路径尽

可能的短。

开关电源的布线规则为：

1、所有传送交流信号的引线要尽可能的短而宽。

2、尽可能地减少环路面积，以抑制开关电源的辐射干扰。

3、根据印刷线路板电流的大小，尽可能地加粗电源线宽度，减少环路电阻。

4、电源线、地线的走线与电流的方向一致，漕加抗噪声能力。

开关电源的地线设计规则为:

1、通常选择单点接地：输入滤波电容公共端应是其它的接地点耦合到大电流

的交流地的唯一连接点，同一级电路的接地点应尽量靠近，且本级电路的滤波电容

应接在该级接地点上，主要是考虑电路各部分回流到地的电流是变化的。

2、尽量加粗接地线：地线宽度最好是地线宽度比电源线宽，如有可能接地

线宽度大于3mm,也可以用大面积铜层作为地线用，在印刷板上把没有用上的地方

都与地相连，作为地线。

3、控制芯片的接地设计：功率地与信号地最终归为一个地，但功率地与电源

地要形成回流，信号地与信号线形成回流，切不可把功率地和信号地混淆，功率地

和信号地最终实现单点谖地。IC控制地最好在其他交流电路环路都布置好后再放

置，控制地要通过一特定的点连接到主电源地，减少检测部分、误差放大器和敏感

输入端之间的连接而引入噪声。

四、数字电路的EMC设计

数字电路的EMC设计主要包括有源器件的选择、时钟电路的EMC设计、数据

总线和地址总线的EMC设计、阻抗匹配和接地反弹的设计、总线驱动器的滤波设计

等。

首先应注意器件的选择：应优先选用器件上升沿平滑的器件。高速数字器件

的布线易产生振铃。该振铃通常表现为谐波发射。通常的解决方法是在高速数据线

上串一个阻尼电阻或串一个磁珠。

90%的EMI是由于10%的关键电路引起的，因此布线时要特别关注关