高可靠厚膜混合集成电路用半导体芯片检验规范

前言

本规范是包括全部技术耍求和检（试）验方法的检验规范。

本规范附录A为资料性附录。

本规范由电子有限公司标准化室负责起草。

高可靠厚膜混合集成电路用半导体芯片检验规范

1范围

本规范规定了高可靠厚膜混合集成电路用半导体芯片的主要技术要求、检验方法及检验规则。

本规范适用于高可靠厚膜混合集成电路用半导体芯片的入厂检验。

本规范所指的半导体芯片包括半导体分立器件芯片和半导体集成电路芯片，含已粘膜划片的大圆

片和未划片的大圆片（在不产生混淆的前提下，以下统称"芯片”）。

芯片的采购可参照本规范。

2引用文件

下列文件中有关条款通过引用而成为本规范的条款。凡注日期或版次的引用文件，其后的任何修

改（不包括勘误的内容）或修订版本都不适用于本规范，但提倡使用本规范的各方探讨使用其最新版

本的可能性。凡不注日期或版次的引用文件，其最新版本适用于本规范。

半导体分立器件试验方法

微电子器件试验方法和程序

3合格鉴定

按本规范提交的芯片应是供货方经鉴定合格的产品。

4技术要求和检验方法

4.1包装

4.1.1芯片应密封包装，使其处于良好的保护环境中，不受外界化学的、物理的、机械的应力影

响而造成损伤。

必要时，芯片应采取防静电包装。

4.1.2每批芯片应有合格证，并提供下列资料或数据：

a）芯片名称（或相应器件的型号、规格）：

b）生产厂名称、代号或商标：

c）生产批编号或生产日期：

d）检验LI期、检验印章；

e）合格管芯数及芯片铝膜厚度（铝膜厚度应不小于1.2pm）；

0版图和压焊图（外引脚压点编号和功能）；

g）档次比例（合同有规定要求时）；

h）芯片主要直流参数指标（合同有规定要求时）：

g）芯片检验测试数据（合同有规定要求时）：

j）版图尺寸划片间距及键合而枳钝化膜正反面金属化结构及厚度的数据资料（合同有规定要求

时）；

k）其它适用的内容。

包装检验应在正常视力和正常照明条件下进行。

4.2芯片图形的正确性

4.2.1实际芯片版图和压焊点应与提供的同类型号芯片版图和压焊点相一致，如果实际芯片版

图和压焊点与提供的同类型号芯片版图和压焊点不一致，检验部门应通知采购部门，由采购部门按有

关规定进行处置

4.2.2如果芯片版图利压焊点与以前供应商提供的同类型号芯片版图和压焊点不一致，检验部

门应通知采购部门，由采购部门按有关规定进行处置。

4.2.3由技术部门、采购部门、检验部门汇同生产分厂根据供应商提供的压点编号和功能共同

对芯片进行分析，在分析的基础上画出压焊图，并由生产分厂根据E焊草图试压5只〜10只进行封装

测试，确认芯片功能正确。

4.3目检

每一进货批的芯片应100%进行目检。检验按下列要求进行。

4.3.1半导体二极管芯片目检按GJBI28A-97方法2073“芯片月检（半导体二极管）”的要求进行。

具体检查下列内容：

A）缺损、裂纹及划伤缺陷

按方法2073中4.1.1的规定进行检查。

b）钝化缺陷

按方法2073中4.1.2的规定进行检查。

c）芯片尺寸缺陷

按方法2073中4.1.4的规定进行检查。

d）镀层缺陷

按方法2073中4.1.5的规定进行检查。

e）芯片表面多余物

按方法2073中4.1.6的规定茫行检查。

4.3.2半导体三极管芯片目检按GJB128A-97方法2072“晶体管内部目检（封帽前）”和方法

2073”芯片目检（半导体二极管）”的有关要求进行。具体检查下列内容：

a）金属化缺陷

按方法2072中4.1.14的a、b、c项的规定进行检查。

b）划片和芯片缺陷

按方法2072中4.1.3的规定逐项进行检查。

O镀层缺陷

按方法2073中4.1.5的规定进行检查。

d）芯片表面多余物

按方法2072中4.1.6.1的规定进行检查。

4.3.3半导体集成电路芯片目检按GJB548B-2005方法2010“内部目检（单片）”中B级的要求进

行.具体检查下列内容：

a）金属化层缺陷

按方法2010中3.1.1.1、3.1.1.3、3.1.1.4和3.1.1.6的规定进行检查。

b）划片和管芯缺陷

按方法2010中3.1.3的规定进行检查。

c）玻璃钝化层缺陷

按方法20法中3.1.4a.、b.、c.、d.、h.和i的规定进行检查。

d）外来材料

按方法2010中325a、c、d项的规定进行检查。

4.3.4检验应100%进行。然后计算该批芯片的合格率应不小于95%。

检验一般采用75倍〜150倍显微镜镜检。

若有争议时，可借助于更高倍数的显微镜镜检。

检验应在洁净度为10万级、相对湿度不超过65%的环境中进行。

4.4电参数测试

检验部门可抽5只〜10只芯片（批量小于1000只，抽5只：批量等于和大于1000只，抽10只）

委托生产分厂进行封装后，进行电参数测试。记录测试参数，并与该型号产品的电参数进行对照，以

购认该批芯片电参数是否合格。

对无法测试参数的芯片，可随成品进行电参数验证。

4.4.1测试条件如下；

a）常温:25℃?℃；

b）最高额定工作温度：125+1°C：

c）最低额定工作温度：-55-KTC。

4.4.2参数测试按适用的采购文件或产品手册所要求的参数进行。测试方法应符合相应的器件

测试方法标准。

对于背面实施电接触的芯片，应测量芯片的饱和压降或正向压降。

4.4.3二极管和三极管的测试参数，可参见附录A。

4.5键合强度

芯片应能承受下列规定条件的键合强度试验。

a）半导体二极管和三极管按GJB128A-97方法2037的规定进行试验。

b）半导体集成电路按GJB54RB-2005方法2011的规定进行试脸。

4.6剪切（粘附）强度

芯片应能承受下列规定条件的剪切（粘附）强度试验。

a）半导体二极管和三极管按GJB128A-97方法2017的规定进行试验。试验后抗弱切强度均应涉

足图2017-4中2.0X曲线的要求。

b）半导体集成电路按GJB548B-2OO5方法2019的规定进行试验。试验后抗剪切强度均应满足图

4中2.0X曲线的要求。

4.7样品制备

样品的粘片、键合和封装由分厂按相应工艺规程进行。

5检验规则

5.1检验责任

芯片的入厂检验由检验部门负贡，有关单位协办。

5.2检验条件

除另有规定外.全部检验和恢复应在下列正常大气条件下进行：

a）温度：15℃〜35℃；

b）相对湿度:20%〜80%；

c）大气压力：86kPa〜106kPa。

5.3检验批的构成

一个检验批可由同一个生产批组成，或者在下述情况下由几个生产批组成：

a）这些生产批是在相同条件下（生产线、工艺、材料等）制造出来的：

b）每个生产批的检验结果表明，材料利工序质量能保证生产的产品符合规范要求）；

c）若干个生产批构成一个检验批的时间通常不得超过一周。除非另有规定外，但也不得超过一

个月。

5.4检验程序

5.4.1待验

芯片入厂后，由采购供应部门开出检验通知单，连同供货方提供的有关质量证明文件交检验部门

待验。

5.4.2来料检验

检验部门接到检验通知单后，先对芯片100%进行内、外包装及标识的检验，相关质量证明文件及

资料是否齐全、有效。

5.4.3检验项目及要求

5.4.3.1经5.4.2检验合格的芯片，再按表1的规定进行其它项目的检验，以确定其性能合格

与否。

表1检验项目及要求

序号检验项目检验要求检验方式

1包装检验4.1100%

2图形正确性4.2LTPD=IO

3目检4.3100%

4电参数测试4.410(0)

5建合强度4.5

2(0)

6剪切强度4.6

5.4.3.2若第一次检验不合格，可以将不合格项目分组重新提交进行第二次检验,其抽样数及

抽样方案同第•次。若第二次检验仍不合格，则判该批芯片为不合格。

5.4.4最终处置

检验合格的芯片，由检验部门出具检验合格证。

检验不合格的芯片，由采购供应部门按有关规定进行处置。

6说明事项

6.1贮运和使用条件

6.1.1包装的芯片应确保在合理的运输条件下不受损伤。为避免芯片可预见的损坏，供货方应

适时提供对芯片的特殊防护。

6.1.2包装的芯片应存放在35C以下的洁净、干燥的环境中，严禁受潮和日光曝晒。

6.1.3已拆封的裸露芯片必须保存在有氮气氛围的环境中。

6.1.4存放时间超过二年的芯片，使用前应对•“目检”、“键合强度”和“剪切强度”重新进行

检验，必要时对“电参数测试”重新进行检验，检验合格后方可正式投入生产使用。

复检项目见表2。

表2复检项目

序号检验项目检验要求检验方式

1目检4.3100%

2电参数测试（必要时）4.45(0)

3凝合强度4.52(0)

4剪切强度4.62(0)

6.2质量责任

6.2.1采购部门责任

采购部门应按本规范的要求，选择合格的芯片供货方，并在合同或协议中明确供货方所承担的质

量责任。

6.2.2供货方责任

本规范规定的检验要求应成为供货方检验体系或质量保证体系的一个组成部分。

供货方应按本规范的要求提供合格的芯片，同时随货附有关质量证明文件及出厂检验资料。

6.3检验记录单

《混合集成电路用半导体芯片检验记录单》由检验部门另行提供。

附录A｛资料性附录）二极管和三极管的测试参数

A.1除另有规定外，二极管应