触发器是数字电路中的一种基本单元

第5章触发器

5.1概述

触发器是数字电路中的一种基本单元，它与门电路配合，能构成各种各样的

时序逻辑部件，如记数器、寄存器、序列信号发生器等。

一个触发器具有如下的特点：

①两个互补的输出端。和Q②“0”和“1”两个稳态；

③触发器翻转的特性；④记忆能力。

1.对触发器的基本要求

1）应该具有两个稳定状态---0状态和1状态

2）能够接收、保存和输出信号

2.触发器的现态和次态

现态一一触发器接收输入信号之前的状态叫做现态，用Q"表示。

次态一一触发器接收输入信号之后的状态叫做次态，用表示。

3.触发器的分类

1）按照电路结构和工作特点分

基本触发器、同步触发器、主从触发器和边沿触发器

2）按照（在时钟控制下的）功能分

RS型触发器、D触发器、JK触发器、T触发器刃T触发器

4.时序逻辑电路

组合逻辑电路的特点是

电路的输出仅取决于当时的输入，与电路的历史状态无关。即Z=F（X）。

时序逻辑电路的输出状态不仅与该时刻的输入有为而且还与电路的历史状

态有关。

由现在的输入状态和现在的输出状态共同决定下一次的输出状态。

电路特点

①输入、输出之间至少有一条反馈路径；

②电路中含有贮存单元。

时序电路的一般结构如图。

输入X输出Z

X为输入变量；

z为输出变量；

。为触发器的输出，称为

触发器的

状态变量。Q”表示现态，.触发器的

状态输出‘控制输入

表示次态；状态是时序电路的

CP

一个重要概念。

W为触发器的输入，也是时序电路的控制变量；CP为时钟脉冲。

5.描述时序电路逻辑功能的方法

(1)方程式：

①输出方程:Z=Fi(X,Q")

②驱动方程：

③状态方程：。〃+=尸3(亚，。〃)

(2)状态表

反映输入、输出、现态、次态之间的关系的表格。

(3)状态图

反映时序逻辑电路的状态转换规律及相应输入出取值情况的几何图形。

(4)时序图

表示各信号，电路状态等的取值在时间上的对应关系。

构成时序逻辑电路常用存储单元是触发器。

5.2基本RS触发器

5.2.1由与非门组成

直接置0、置1,是构成各种不同功能触发器的基本单元。

用与非门构成的RS触发器及逻辑符号如图。

1.功能分析

触发器的状态指。端的状态。

(1)/?D=O＞SD=1,则触发器置0。在R力端加一

负脉冲(宽度＞2仙)，电路将可靠地翻转为。=0状

态，并保持下来。

2=0态，称为“复位状态”。

心端称为“复位端”或称直接置0端。

(2)RD=\,SD=0,则触发器置1。在So端加一

负脉冲(宽度＞2碗)，电路将可靠地翻转为。二1状

态，并保持下来。

81态，称为“置位状态”。

5》端称为“置位端”或称直接置1端。

(3)/?D=1,S/)=l,则触发器保持原来的状态。

例如：0=1,。、即的全1使2=0,。的0又维持了Q的1,这是触发器的一

个稳态。同理，若Q=0,则触发器将保持另一个稳态一0态。

(4)/?D=0,S/)=0»

将迫使。、。端同时出现1态，破坏了正常的互补状态。对一个存储单元

来说，这既不是“0”态，也不是“1”态，没有意义。

当RD、So端的负脉冲同时撤消以后，则两门的输入有同时出现全1,于是,

两门有争先恐后地向低电平翻转，触发器的状态不能确定。(若是有先有后地撤

消RD、SD端的负脉冲，则触发器的状态是确定的。)

使用时，不许在心)、So同时加信号！

2.描述功能的方法

有状态转移真值表、特性方程、状态转移图和时

序图(工作波形)等。状态转移真值表

(1)状态转移真值表0+1

RDSD0

以表格的形式描述文字定义，也叫特性表。根据0100

上述分析，可列出基本RS触发器的状态转移真值表。0110

1001]

1}0

现态。I触发器接收信号前的状态;101

1100、

次态触发器接收信号1}

简化真值表111

后的状态；0+1000X

RDSD1x}

。与R、S一起决定。+)001。"

01

故列表时把0也

101不定

视为一个输入变量。110

00

简化真值表一

(2)特性方程

次态的函数表达式。表示了。田与。〃及

输入(R。、S/))之间的关系。

，，+n

(Q'=SD+RDQ

1即3。=0(约束条件)或者RD+SD=1

(3)状态转移图和激励表

状态转移图：说明状态转换方向及条件的图形。激励表

Q"f。〃+|激励输入

0+1

0RDSD

00X1

0110

I001

111X

激励表：欲使触发器从Q〃一Q田的各种情况下，

要求输入所具有的条件。也称驱动表。

状态图和激励表是分析设计时序电路的重要工具。通过它们，不但能看出在

某种数据输入下触发器的次态，而且也能知道要触发器从一种状态变为另一种状

态时所必须的输入条件。

5.2.2由或非门组成的RS触发器

由或非门构成的RS触发器

简化真值表

特性方程Ri)=Q,Sr)=1

+&Q"

RMD=0（约束条件）

Ri>=1,5/>=0

由正脉冲触发。注意真值表、特性方程和状态图的差别。分析从略。

4.基本RS触发器的应用

①可以存放一位二进制数码；

②构成消抖动电路。（也称单脉冲发生器，见教材P177之图527）

基本RS触发器结构简单，是构成其它类型触发器的基础。

存在问题：RS之间有约束，直接控制。

5.2.3集成基本触发器

1.CM0S集成基本触发器

CC4044——4RS基本触发器与非门构成、16脚、三态输出、输入低电

平有效、违约Q和0端均输出0;

CC4043……4RS基本触发器

或非门组成、16脚、三态输出、输入高电平有效、违约Q和0端均输出1；

2.TTL集成基本触发器

74279、74LS279--------

4个基本RS触发器、违约Q和0端均输出I,内部电路及管脚如下。

个

国16

1R

Ci

1Q

1S

511

如A

1S

七B

2Q

74279

2R

279

当空MLS

t

0f

—""

3Q

丛3R

3sA

工。4

8X

发器

钟控触

5.3

号只

S信

望R、

们希

时，我

的。有

“1”

、置

“0”

直接置

发器是

RS触

基本

中。

发器

入触

号送

S信

把艮

节拍

时间

•定的

说，按

或者

用。

起作

间内

定时

在特

现了

从而出

端，

控制

及•个

导门

个引

加两

，再

础上

的基

发器

RS触

基本

要在

这需

器。

触发

同步

，也称

发器

的触

控制

时钟

各种

器

触发

控RS

1钟

5.3.

于CP

①关

后沿

前沿

能

不使

一个

「P是

形脉冲

标准矩

，称为

信号

使能

”

脉冲

“时钟

ulse)o

ckP

(Clo

；

能”

为“使

间记

1期

CP=

”。

使能

为“不

间记

0期

CP=

Q

——

is

符号

逻辑

②关于

入；

响输

为影

CI

。

控制

C1的

入，受

响输

受影

1S为

1R、

态;

原状