FPGA设计及应用 课件 第1章 绪 论

FPGA设计及应用西安科技大学通信与信息工程学院2课程内容(1)器件为什么能够编程？了解大规模可编程逻辑器件的结构及工作原理（FPGA、CPLD）怎样对器件编程熟悉一种EDA软件的使用方法（工具）以Intel（Altera）公司的QuartusII为例掌握一种硬件描述语言（方法），以设计软件的方式来设计硬件（重点）以VHDL语言为例仿真工具：Modelsim3

第一章绪论（可编程逻辑器件PLD）第二章FPGA硬件结构第三章VHDL硬件描述语言基础第四章VHDL描述语句第五章有限状态机第六章包集、元件与子程序

第七章

数字系统设计实例课程内容(2)4理论教学（32学时）上机实践（10学时）考核方式平时表现理论笔试（考试）实验操作（上机操作）教材：朱代先、代新冠编著《FPGA设计及应用》(2025年)教学安排5掌握采用硬件描述语言的编写、综合、调试、仿真、下载到实验板的能力，从简单的电路设计入手，到最后能够设计比较复杂的数字电路系统，培养采用EDA设计电路系统的实际动手能力。实验教学目的：

掌握常用EDA工具的基本使用方法，掌握常用数字电路的设计方法与风格（开发环境quarutsII、仿真软件Modelsim使用）。实验室要求（16-108，第4-8周的周五下午56节、78节）

爱护设备、保持安静、潜心实验、整洁卫生实验课要求6AlteraFPGA/CPLD设计（基础篇），王诚等著，人民邮电出版社；AlteraFPGA/CPLD设计（高级篇），王诚等著，人民邮电出版社；杨晖，大规模可编程逻辑器件与数字系统设计，北京航空航天大学出版社；褚振勇，FPGA设计及应用，西安电子科技大学出版社；吴延海等，EDA技术及应用，西安电子科技大学出版社；2013VolneiA著，乔庐峰译，VHDL数字电路设计教程，电子工业出版社。参考书7《数字电路》为基础：学习了数字电路的基本设计方法。《FPGA设计与应用》：面向实际工程应用，紧跟时代技术发展，与时俱进，掌握数字系统新的设计方法。《数字信号处理》：后续课程，应用的一个方面，由FPGA代替DSP来实现算法，提高系统的速度。课程衔接关系布尔函数——数字系统数学基础（卡诺图）数字电路设计的基本方法组合电路设计问题

逻辑关系

真值表

化简逻辑图时序电路设计列出原始状态转移图和表

状态优化

状态分配

触发器选型

求解方程式

逻辑图难题？！数字电路课程回顾数字电路课程回顾使用中、小规模器件设计电路(74、4000系列)编码器（74LS148）译码器（74LS138）比较器（74LS85）计数器（74LS193）移位寄存器（74LS194）………数字电路课程回顾设计方法的局限卡诺图只适用于输入比较少的函数的化简。采用“搭积木”的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件，缺乏灵活性。设计系统所需要的芯片种类多，且数量很大。数字电路课程回顾采用中小规模器件的局限电路板面积很大，芯片数量很多，功耗很大，可靠性低——需要提高芯片的集成度设计比较困难——能方便地发现设计错误电路修改很麻烦——提供方便的修改手段PLD器件的出现改变了这一切12课程宗旨更新数字电路的设计观念，建立用PLD器件（可编程逻辑器件）取代传统TTL器件设计数字电路的思想；更新数字系统设计手段，学会使用硬件描述语言（Hardware

Description

Language）代替传统的数字电路设计方法来设计数字电路系统。采用借助计算机辅助设计电子系统的方法，常用EDA设计。13EDA技术概述电子设计自动化(ElectronicDesignAutomation，EDA)特征：以计算机作为工作平台；以EDA软件工具为开发环境；以硬件描述语言和电路逻辑图描述为设计输入；以可编程逻辑器件为实验载体；以ASIC、SOC、SOPC嵌入式系统为设计目标；它融合了电子技术、计算机技术、信息处理技术、智能化技术等最新成果而开发的高新技术，是现代电子系统设计、制造不可缺少的技术。20世纪70年代，CAD阶段（自动布线）代替手工操作（SCH——PCB）20世纪80年代，CAE阶段（功能验证）除了CAD阶段的功能，结构设计和工程设计能力20世纪90年代，EDA(电子系统设计自动化)阶段（系统设计与抽象提升）自动化、智能化，由文本到电路的设计EDA发展历程1415EDA基本特征（1）采用行为级综合工具设计抽象层次从RTL提升至系统级，支持从功能行为出发进行设计，提高灵活性和开发效率。采用硬件描述语言（HDL）使用VHDL/Verilog等HDL进行电路描述，实现高抽象层次、结构化的系统设计与表达。“自上而下”设计方法从系统级功能设计逐步细化至物理实现，早期仿真纠错，提高设计成功率。16EDA基本特征（2）设计、仿真和测试于一体

EDA平台集成全流程工具，实现从概念到版图的自动化处理，显著提升设计效率。在系统可编程（ISP）支持器件在板上编程和升级，实现硬件功能动态配置，便于调试和维护。IP复用技术通过软核、固核、硬核复用已有设计模块，缩短开发周期。开放性与标准化基于开放式框架结构，支持多厂商工具协同工作，实现数据共享和流程统一管理。集成电路分类标准集成电路：具通用功能，市场可直接购得，如CPU、存储器、南北桥芯片、绘图芯片及基本逻辑电路（加法器、比较器等），USB接口芯片也属此类。专用集成电路（ASIC）：按用户特定需求专门设计，用于专用场合，提供高定制性、高安全性及高集成度，是系统级芯片（SoC）的基础。定制集成电路（ASIC）实现方式实现方式设计灵活性性能开发成本开发周期适用场景门阵列低较高中等短大批量、成本敏感型产品标准单元高高较高中主流应用，兼顾性能与成本全定制极高最高极高长极致性能、超低功耗场景硬件描述语言（HDL）特点专用描述语言：用于形式化描述数字电路与系统的结构、功能和行为。高层次抽象：支持行为级与系统级建模，提升设计效率，降低底层细节负担。主流语言：VHDL与VerilogHDL为目前最广泛使用的两种硬件描述语言。多层级设计支持：覆盖从系统架构、行为描述，到门级实现和物理布线的全流程设计。辅助设计与验证：支持仿真测试、逻辑综合、优化和布局布线，是现代EDA流程的核心基础。硬件描述语言HDL

VHDLVerilogHDLABELAHDLSystemVerilogSystemC

英文全名是VHSIC(VeryHighSpeedIntegratedCircuit)HardwareDescriptionLanguage，现在公布的最新VHDL标准版本是IEEE1076-2019专家认为，在二十一世纪中，VHDL与Verilog语言将承担起几乎全部的数字系统设计任务。VHDL语言起源(1980s)：由美国国防部VHSIC项目推动产生，旨在满足超高速集成电路的设计需求，最初用于描述电子系统结构与功能。标准化与演进：1987：成为首个IEEE标准（1076-1987），确立基本语法与框架。1993：VHDL-1993引入新命令与属性，增强表达能力。2008：VHDL-2008大幅扩展，改进类属、增加标准包，提升现代化与灵活性。2019：VHDL-2019进一步完善，支持函数重载、增强类属等新特性。VHDL应用与优势应用定位：用于详细描述数字系统的结构、行为、功能及接口，语言形式类似高级编程语言，兼具硬件专用语句。语言优势应用广泛：支持从集成电路到嵌入式、通信系统等多层次、多领域设计。可读性强：代码易于人员理解和维护，有利团队协作与长期迭代。高度可移植：代码可在不同FPGA/ASIC平台复用，方便迁移与验证。长生命周期：描述与工艺无关，不受制造技术迭代影响。支持大规模设计：提供模块化分解与设计重用机制，提升开发效率。工业标准化：作为IEEE标准，获学术界与工业界广泛认可和支持。VerilogHDL特点与发展语言特点：编程风格近似C语言，易于学习和使用。推出早于VHDL，应用领域广泛，与VHDL一样，在市场占有率相当。语言优势1983年：由PhilMoorby首次推出。1984-1985年：开发Verilog-XL仿真器，奠定门级仿真基础。1989年：被Cadence收购，后成立OVI推动其开放发展。1995年：成为IEEE1364标准，步入开放化、标准化阶段。2005年：发布IEEE1364-2005，新增Verilog-AMS，支持模拟与混合信号建模。FPGA开发的主要功能模块设计输入编辑器支持通过硬件描述语言（HDL）、原理图或IP核进行设计输入，是设计流程的起点。综合器将高级设计描述（如HDL）转换为底层门级网表，并进行逻辑优化，以提高电路性能与面积效率。仿真器

用于验证设计功能的正确性和时序性能，可在制造前及时发现并修正错误。适配器（布局布线）将优化后的网表映射到具体的目标器件（如FPGA、ASIC），完成物理布局与信号连接。下载器将最终生成的文件（.pof、.sof）烧录至目标可编程逻辑器件中，完成硬件实现。PLD生产大厂intel最大的PLD供应商之一AMDFPGA的发明者，最大的PLD供应商之一ISP技术的发明者提供军品及宇航级产品常用EDA开发工具软件厂商EDA软件名称备注AlteraMAX+plusII2003年停止更新QuartusII2015年15.1版本后更名为QuartusPrimeQuartusPrime已发布的最新版本为23.4XilinxISE2012年停止更新vivado2012年发布LatticeDiamond目前最新Diamond3.11SP2ispLEVERClassic--ActelActeldesigner--Vivado概述一体化设计流程：覆盖HLS至调试全流程，支持多抽象层次设计可视化设计环境：图形化界面，支持模块拖放与连接，集成分析优化工具高级综合（HLS）：C/C++/SystemC转RTL，加速算法与DSP开发综合与实现：RTL综合→比特流生成，完成布局布线及时序分析调试与验证功能：集成逻辑/时序分析、硬件调试与仿真IP集成与复用：提供丰富可重用IP核，快速构建系统嵌入式系统支持：全面支持ZynqSoC，实现软硬件协同设计由Xilinx（现属AMD）推出的集成化开发环境，专用于FPGA和SoC的设计、验证与实现，致力于高效应对现代数字系统设计的复杂需求。QuartusⅡ主要特点设计输入与编辑：支持HDL编码（Verilog/VHDL）、原理图输入及硬件抽象设计，提供灵活编辑与管理功能。综合与优化：将高级设计转化为底层逻辑电路，完成逻辑综合、技术映射与优化，满足FPGA资源与性能要求。布局与布线：实现逻辑元件放置与物理连接，优化信号延迟、时序约束与资源利用率。时序分析与约束：提供时序分析工具，支持约束设置与优化，确保设计满足时序要求。仿真与调试：集成ModelSim仿真工具，支持设计验证与调试，提高电路可靠性。配置与下载：生成配置文件，实现比特流下载至FPGA，完成硬件执行。FPGA设计流程设计输入：采用原理图、HDL或IP核方式描述电路设计。综合：将设计转换为低层次逻辑网表，并进行优化。布局布线：映射到具体器件，进行位置布局与信号连接。编程配置：生成并下载配置文件至FPGA/CPLD。仿真：包括功能仿真（验证逻辑）和时序仿真（分析实际性能）。FPGA设计流程—1.设计输入三种常见形式：输入方式实现形式适用场景主要优点主要缺点原理图输入图形化绘制电路结构简单电路直观易于仿真和调试修改麻烦不易扩展HDL输入文本描述（VHDL/Verilog）各种规模电路灵活性强支持复杂系统需掌握硬件描述语言IP核输入复用预验证功能模块功能模块快速集成提高开发效率降低风险功能定制性较低FPGA设计流程—2.综合（a）软件语言设计目标流程（b）硬件语言设计目标流程目的：将高层次设计描述自动转换为低层次硬件实现步骤：行为综合：将系统级行为描述转换为RTL级（寄存器传输级）设计。逻辑综合：将RTL描述转换为逻辑门级网表，并进行优化以满足性能与面积要求。版图/结构综合：将门级网表进一步映射为物理版图（ASIC）或PLD配置网表（FPGA/CPLD）。FPGA设计流程—3.布局布线目的：将综合后的逻辑网表映射到目标芯片并生成可下载文件步骤：逻辑映射：将网表划分为适合目标器件资源的逻辑块，并在速度与面积之间进行优化权衡。布局(Placement)：