2025年微型计算机原理试题库及答案

2025年微型计算机原理试题库及答案一、选择题（单选题，每题1分，共20分）1.在微型计算机系统中，CPU访问下列哪种存储器的速度最快？A.硬盘B.主存储器（DRAM）C.高速缓存（Cache）D.寄存器答案：D2.8086/8088CPU中，用于形成20位物理地址的寄存器组合是？A.CS和IPB.DS和BXC.SS和SPD.ES和DI答案：A3.下列8086指令中，哪个指令的执行会影响标志寄存器中的CF（进位标志）位？A.MOVAX,BXB.INCAXC.ADDAX,BXD.CMPAX,BX答案：C4.在中断处理过程中，CPU将标志寄存器、CS和IP压入堆栈的操作发生在？A.中断请求发生时B.中断响应周期内C.执行中断服务程序第一条指令前D.中断返回指令执行时答案：B5.某SRAM芯片容量为2K×8位，除电源和接地线外，其地址线和数据线引脚的最小数目是？A.21B.22C.23D.24答案：A（地址线11根，数据线8根，共19根，加上片选和读写控制，但问最小数目通常指地址+数据线）6.在I/O端口的编址方式中，独立编址（I/O映射）方式的特点是？A.I/O端口地址和存储器地址统一编址，共用地址总线B.I/O端口有独立的地址空间，需要专用的I/O指令C.CPU对I/O端口的读写操作与存储器完全相同D.不需要专门的I/O控制信号线答案：B7.8255A可编程并行接口芯片工作在方式0时，其端口A、B、C可以如何配置？A.三个端口都只能作为输入口B.三个端口都只能作为输出口C.三个端口都可以作为基本的输入或输出口，无需联络信号D.端口A和B必须作为数据口，端口C作为状态/控制口答案：C8.关于DMA（直接存储器存取）方式，以下描述正确的是？A.DMA传送过程中，CPU完全停止工作B.DMA控制器和CPU不能同时访问系统总线C.DMA传送数据前，需要由CPU初始化DMA控制器D.DMA方式适用于少量数据的快速传送答案：C9.8253/8254可编程定时/计数器，其CLK输入频率为2MHz，若要在OUT端产生周期为1ms的方波，应选择的工作方式是？A.方式0B.方式2C.方式3D.方式5答案：C10.在串行通信中，波特率定义为每秒传送的？A.字节数B.比特数C.字符数D.帧数答案：B11.8086CPU复位（RESET）后，下列寄存器的初始值正确的是？A.CS=FFFFH,IP=0000HB.CS=0000H,IP=FFFFHC.CS=FFFFH,IP=FFFFHD.CS=0000H,IP=0000H答案：A12.某存储芯片的地址引脚为A0-A12，数据引脚为D0-D7，则该芯片的存储容量是？A.8KBB.16KBC.32KBD.64KB答案：A（2^13=8K个存储单元，每个单元8位）13.8086CPU执行指令“PUSHAX”后，堆栈指针SP的变化是？A.SP减2B.SP减1C.SP加1D.SP加2答案：A14.8259A可编程中断控制器中，用于保存正在服务的中断优先级的寄存器是？A.中断请求寄存器IRRB.中断服务寄存器ISRC.中断屏蔽寄存器IMRD.优先权判别器PR答案：B15.在微机系统中，采用查询方式传输数据时，CPU需要不断检测外设的？A.数据端口B.状态端口C.控制端口D.中断请求线答案：B16.下列总线中，属于并行内部总线的是？A.PCI总线B.USB总线C.RS-232C总线D.ISA总线答案：D（ISA是早期系统总线。严格说，内部总线如FSB，但选项里D更接近传统内部总线概念）17.8086CPU的最小工作模式与最大工作模式的主要区别在于？A.可访问的内存容量不同B.数据总线的宽度不同C.系统中可以使用的处理器数量和控制信号产生方式不同D.指令执行速度不同答案：C18.一个完整的中断处理过程，最后一步是执行？A.IRET指令B.RET指令C.STI指令D.CLI指令答案：A19.动态存储器DRAM需要定期刷新，其主要原因是？A.存储内容会被随机读写破坏B.存储单元基于电容，电荷会泄漏C.提高存取速度D.降低功耗答案：B20.在模/数转换器（ADC）的主要性能指标中，分辨率是指？A.转换一次所需的时间B.输入模拟电压的范围C.输出数字量的位数D.转换的绝对精度答案：C二、填空题（每空1分，共15分）1.8086CPU从功能上分为______单元和______单元两部分，这种结构实现了指令预取。答案：总线接口（BIU），执行（EU）2.8086系统中，若某存储单元的物理地址为2A3F0H，其段地址为2A00H，则偏移地址应为______H。答案：03F03.堆栈操作的原则是______。8086中，堆栈段寄存器是______。答案：先进后出（FILO），SS4.半导体存储器按存取方式可分为______和______两大类。答案：随机存取存储器（RAM），只读存储器（ROM）5.CPU与外设之间数据传送的控制方式主要有程序控制方式、______方式和______方式。答案：中断，直接存储器存取（DMA）6.8255A的______端口在方式1和方式2下，可以用作控制/状态端口。答案：C（或端口C）7.8253定时/计数器有______个独立的______位减法计数器。答案：3，168.若8253的计数器0工作于方式3（方波发生器），CLK0=1MHz，要求输出方波频率为2KHz，则计数初值应设置为______（十进制）。答案：5009.在串行异步通信格式中，起始位是______电平，停止位是______电平。答案：低，高10.一片容量为1K×4位的RAM，其地址线有______根，数据线有______根。答案：10，4三、简答题（每题5分，共25分）1.简述8086CPU中逻辑地址、偏移地址和物理地址的概念及它们之间的关系。答案：逻辑地址由段地址和偏移地址组成，表示为“段地址:偏移地址”。段地址是段起始地址的高16位，存放在段寄存器（CS、DS、SS、ES）中。偏移地址是相对于段起始地址的位移量。物理地址是CPU访问内存时在地址总线上产生的20位实际地址。它们之间的关系是：物理地址=段地址×16（左移4位）+偏移地址。2.什么是中断向量和中断向量表？8086CPU的中断向量表存放在内存的什么区域？答案：中断向量是指中断服务程序的入口地址（段地址和偏移地址）。中断向量表是存放所有中断向量的一个内存区域。8086CPU的中断向量表存放在内存最低端的1KB区域，地址范围从00000H到003FFH。表中最多可存放256个中断向量，每个向量占4字节（2字节IP，2字节CS）。3.简述DMA控制器在DMA传送过程中所起的主要作用。答案：DMA控制器在DMA传送过程中主要起以下作用：(1)接收CPU的初始化，设置传送的源地址、目的地址和字节数。(2)向CPU发出总线请求（HOLD）。(3)在获得CPU发出的总线响应（HLDA）后，接管系统总线的控制权。(4)发出内存和外设的地址及读写控制信号，直接控制数据在内存和外设之间传送。(5)每传送一个数据，修改地址指针，计数器减1。(6)当计数器减到0时，产生终止信号，向CPU发出中断请求，通知CPU传送结束，并释放总线。4.说明8255A工作于方式1（选通输入/输出）时，端口A或端口B作为输入口，STB（选通输入）和IBF（输入缓冲器满）信号的作用及工作过程。答案：当端口A或B工作于方式1输入时，STB（由外设发出）和IBF（由8255A发出）是一对握手信号。工作过程如下：外设准备好数据后，发出STB负脉冲信号。该信号将外设数据锁存到8255A端口的输入锁存器中。STB的下降沿使IBF变为高电平，通知外设“输入缓冲器已满”，暂时不要再送新数据。同时，如果中断允许，STB的上升沿会向CPU发出中断请求（INTR）。CPU响应中断后，执行IN指令读取端口数据。该读信号的上升沿使IBF复位为低电平，表示锁存器已空，可以接收外设的下一个数据，同时清除中断请求。5.比较静态RAM（SRAM）和动态RAM（DRAM）的主要特点（从存储原理、速度、集成度、功耗、是否需要刷新等方面）。答案：静态RAM（SRAM）存储单元基于触发器，信息只要不掉电即可保持。速度快，访问时间短。集成度相对较低，功耗较大（特别是工作时）。不需要刷新。动态RAM（DRAM）存储单元基于电容存储电荷。速度相对SRAM慢。集成度高，单位面积容量大。功耗较小。需要定期刷新（通常2ms刷新一遍），以补充泄漏的电荷。四、应用题（计算、分析与综合题，每题10分，共40分）1.存储器扩展设计。现有容量为16K×8位的SRAM芯片，以及容量为32K×8位的EPROM芯片。请用这些芯片为8088CPU（地址总线20位，数据总线8位）设计一个存储器系统。要求：EPROM区从F8000H开始，连续存放，总容量为32KB。SRAM区从00000H开始，总容量为32KB。请回答以下问题：(1)各需要多少片EPROM芯片和SRAM芯片？(2)写出EPROM区和SRAM区的地址空间范围（用十六进制表示）。(3)采用全译码方式，画出片选逻辑电路图（可仅画出片选信号生成部分，使用74LS138译码器，并标明地址线连接）。答案：(1)EPROM芯片容量为32K×8位，需构成32KB区域，故需要32KB/32K×8位/片=1片。SRAM芯片容量为16K×8位，需构成32KB区域，故需要32KB/16K×8位/片=2片。两片SRAM应位扩展（并联）成16K×16位？不对，8088数据总线8位，应是字扩展。两片16K×8位芯片通过地址线选择，构成连续的32K×8位存储体。所以是字扩展，需要2片。(2)EPROM区：起始地址F8000H，容量32KB=32×1024=32768字节=8000H字节。所以地址范围是：F8000H~F8000H+8000H-1=F8000H~FFFFFH。SRAM区：起始地址00000H，容量32KB=8000H字节。所以地址范围是：00000H~00000H+8000H-1=00000H~07FFFH。(3)电路图（描述）：地址线连接：系统地址总线A0~A14连接到所有存储芯片的地址引脚（EPROM有15根地址线A0-A14？32K容量需要15根地址线A0-A14。SRAM16K容量需要14根地址线A0-A13）。地址线连接：系统地址总线A0~A14连接到所有存储芯片的地址引脚（EPROM有15根地址线A0-A14？32K容量需要15根地址线A0-A14。SRAM16K容量需要14根地址线A0-A13）。数据线连接：所有芯片的8位数据线都连接到系统数据总线D0-D7。数据线连接：所有芯片的8位数据线都连接到系统数据总线D0-D7。控制线连接：所有芯片的OE（输出使能）连接到系统的MEMR（或RD）。SRAM的WE（写使能）连接到系统的MEMW（或WR）。控制线连接：所有芯片的OE（输出使能）连接到系统的MEMR（或RD）。SRAM的WE（写使能）连接到系统的MEMW（或WR）。片选逻辑：采用74LS138译码器。其使能端G1接A19（高），G2A、G2B接地（或接非门后接A19？需满足使能条件）。译码器输入端A、B、C分别接地址线A18、A17、A16。片选逻辑：采用74LS138译码器。其使能端G1接A19（高），G2A、G2B接地（或接非门后接A19？需满足使能条件）。译码器输入端A、B、C分别接地址线A18、A17、A16。SRAM区1#（地址00000H-03FFFH）：当A19A18A17A16=0000时选中。即A19=0，A18=0，A17=0，A16=0。对应138译码器输入CBA=000，输出Y0有效。但还需保证A15=0（因为16K芯片地址空间为16K，即占用A0-A13，A14、A15用于片内寻址？不，16K=2^14，占用A0-A13，A14、A15、A16...高地址用于片选）。对于第一片16KSRAM（低16K），地址范围00000H-03FFFH，要求A19-A14全为0。我们可以用Y0和A14、A15的状态组合。更简单的全译码：将A15、A14也参与译码。但题目要求用138，通常用高位地址线。我们可以这样设计：让SRAM1#的片选CS1在A19A18A17A16A15A14=000000时有效。这需要138的Y0输出再与A15、A14的非相与。同理，SRAM2#（地址04000H-07FFFH）片选CS2在A19A18A17A16A15A14=000001时有效（即A14=1，A15=0）。所以，可以用138的Y0输出与A15的非相与，再分别与A14的非（得CS1）和A14（得CS2）相与。SRAM区1#（地址00000H-03FFFH）：当A19A18A17A16=0000时选中。即A19=0，A18=0，A17=0，A16=0。对应138译码器输入CBA=000，输出Y0有效。但还需保证A15=0（因为16K芯片地址空间为16K，即占用A0-A13，A14、A15用于片内寻址？不，16K=2^14，占用A0-A13，A14、A15、A16...高地址用于片选）。对于第一片16KSRAM（低16K），地址范围00000H-03FFFH，要求A19-A14全为0。我们可以用Y0和A14、A15的状态组合。更简单的全译码：将A15、A14也参与译码。但题目要求用138，通常用高位地址线。我们可以这样设计：让SRAM1#的片选CS1在A19A18A17A16A15A14=000000时有效。这需要138的Y0输出再与A15、A14的非相与。同理，SRAM2#（地址04000H-07FFFH）片选CS2在A19A18A17A16A15A14=000001时有效（即A14=1，A15=0）。所以，可以用138的Y0输出与A15的非相与，再分别与A14的非（得CS1）和A14（得CS2）相与。EPROM区（地址F8000H-FFFFFH）：起始地址F8000H=11111000000000000000。A19A18A17A16=1111。对应138输入CBA=111，输出Y7有效。同时，对于32K的EPROM，占用A0-A14，A15应参与片选吗？32K=2^15，占用A0-A14，A15是地址线。但为使地址连续在F8000H-FFFFFH，必须保证A19A18A17A16A15=11111。所以EPROM的片选CS_EPROM应在138的Y7有效（即A19A18A17A16=1111）且A15=1时有效。所以，将138的Y7输出与A15相与后作为EPROM的片选信号。EPROM区（地址F8000H-FFFFFH）：起始地址F8000H=11111000000000000000。A19A18A17A16=1111。对应138输入CBA=111，输出Y7有效。同时，对于32K的EPROM，占用A0-A14，A15应参与片选吗？32K=2^15，占用A0-A14，A15是地址线。但为使地址连续在F8000H-FFFFFH，必须保证A19A18A17A16A15=11111。所以EPROM的片选CS_EPROM应在138的Y7有效（即A19A18A17A16=1111）且A15=1时有效。所以，将138的Y7输出与A15相与后作为EPROM的片选信号。（注：具体电路图需图示，此处为文字描述逻辑。实际答题应画出简图，标明74LS138与地址线A19、A18、A17、A16、A15、A14的连接及与门、非门的组合逻辑。）2.汇编程序分析与填空。下面是一段8086汇编程序片段，功能是将数据段中从BUFFER开始的10个字节数据（无符号数）求和，结果存放在SUM字单元中。请将空白处补充完整。```DATASEGMENTBUFFERDB12H,34H,56H,78H,90H,0ABH,0CDH,0EFH,01H,23HSUMDW?DATAENDSCODESEGMENTASSUMECS:CODE,DS:DATASTART:MOVAX,DATAMOVDS,AX;设置数据段寄存器LEASI,BUFFER;将BUFFER的偏移地址送SIMOVCX,10;设置循环次数XORAX,AX;累加器AX清零XORBX,BX;用于暂存字节，或用于高字节累加？此处应为累加前清空BHNEXT:MOVBL,[SI];取一个字节到BLADDAX,BX;将字节零扩展后加到AX中（因为是无符号数，MOVBL,[SI]已零扩展BH=0）INCSI;指针指向下一个字节LOOPNEXT;循环MOVSUM,AX;保存结果MOVAH,4CHINT21HCODEENDSENDSTART```答案：空白处已补充完整。关键点：使用LEASI,BUFFER（或MOVSI,OFFSETBUFFER）获取偏移地址；循环次数10→CX；累加前AX清零；在循环体内，读取字节到BL（BH已由前面XORBX,BX清零），然后加到AX；使用LOOP指令。3.接口编程与初始化。设8253计数器0工作在方式2（分频器/速率发生器），CLK0输入频率为1.1931816MHz，要求OUT0输出频率为1KHz的周期性脉冲。8253端口地址为40H~43H。请写出8253计数器0的初始化程序片段（8086汇编，使用AL寄存器）。已知：方式2控制字格式：对于计数器0，SC1SC0=00，RW1RW0=11（先读/写低字节，后高字节），M2M1M0=010，BCD=0（二进制计数）。答案：计算计数初值：N=CLK频率/OUT频率=1.1931816MHz/1KHz=1193.1816≈1193(十进制)=04A9H。初始化程序：```MOVAL,00110100B;控制字：00（选计数器0）,11（读写高低字节）,010（方式2）,0（二进制）OUT43H,AL;写入控制寄存器MOVAL,0A9H;先写低字节OUT40H,ALMOVAL,04H;后写高字节OUT40H,AL```4.中断系统综合应用题。在8086系统中，使用一片8259A管理中断。已知8259A的端口地址为20H（偶地址）和21H（奇地址）。要求：(1)初始化8259A：单片，边沿触发，中断类型码基值为08H，非自动结束中断（EOI），全嵌套方式。请写出初始化命令字ICW1、ICW2、ICW4的格式（二进制）及写入它们的指令序列。(2)若允许IR0和IR3两个中断源产生中断，请写出设置中断屏蔽寄存器OMR的指令。(3)在IR3的中断服