数字钟的设计与仿真

综合实践〔论文）

题目数字钟

学院通信与电子工程学院

专业班级

学生姓名

学生学号

指导教师

摘要：本次设计主要是利用数字电路实验箱上的74LS160、555定时器、74LS00与七段

显示译码器设计简易数字钟，实现准确计时，以数字形式显示时、分、秒的时间和校时

功能。由于采用纯数字硬件设计制作，与传统机械表相比，它具有走时准、显示直观、

无机械传动装置等特点。它的小时周期为12,分和秒的周期为60。

关键字：数字时钟时计数器分计数器秒计数器校时器

目录

摘要：.......................................................................I

第1章绪论.................................................................1

1.1设计要求...........................................................1

1.2设计任务...........................................................I

第2章总体框图............................................................2

2.1总体框图..........................................................2

2.2设计思路及模块功能................................................2

第3章选择器件............................................................4

3.174LS160（本实验需要6片〕........................................5

3.274LS04（本实验需要1片）.........................................8

3.374LS00（本实验需要2片〕..........................................9

3.474LS20（本实验需要1个〕........................................11

3.5LED（本实验需要6个）............................................12

3.6三极管8099（本实验需要1个）....................................13

3.7小灯泡（木实脸需要1个）.........................................14

第4章功能模块...........................................................15

4.1秒脉冲发生器.....................................................15

4.2计数译码显示.....................................................16

4.3整点报时电路.....................................................21

第5章总体设计电路图.....................................................23

结论.......................................................................26

参考文献...................................................................27

附录.......................................................................28

第1章绪论

1.1设计要求

能进行正常的时,分、秒计时功能,分别由6个数码管显示24h,60min,60s.

Sb键进行校时:按下Sh键时,时计数器一秒速度递增,并按24循环,记满23后

再回00.

Sm键进行校分：按下Sm键时，分计时器以秒速度递增，并按60计数循环，记满

59后再回00,但不能向“时”进位。

Sc键进行秒清零：按下Sc键时，可对秒清零。

扬声器整点报时:当计时器达59'51、59'53、59'55及59'57时,鸣叫声频率为

500IIz；到达59'59是为最后一声整点报时，频率为IkIIzo

1.2设计任务

按具体要求设计出各局部电路图，并画出整体电路图。

利用multisim软件对可编程器件进行设计输入、设计仿真和器件编程，使器件具

有所规定的逻辑功能。

安装调试所设计的电路，使之到达技术指标要求。

分析实验结果，写出没计说明书。

第2章总体框图

2.1总体框图

图2-1总体框架

2.2设计思路及模块功能

根据设计任务与要求，得出总设计思路：由秒脉冲发生器产生的秒脉冲信号送入秒

计数器电路，秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触

发时计数器电路，当计满24小时后又开始下一轮的循环计数。通过校时电路可以对分

和时进行校时。

(1)秒脉冲发生器。

秒脉冲发生器是数字钟的核心局部，它的精度和稳定度决定了数字的计时准确度。

下列图是采用555定时器组成的多谐振荡器，改变电阻和电容调整振荡器输出信号的频

率，使其发出IkHZ脉冲。

(2)分频电路。

分频器的功能有两个；一是产生标准脉冲信号；二是提供整点报时电路用的IkHZ

的高音频信号和500Hz的低音频信号。因为74LS90是二-五-十进制计数器，所以3片

级联就可以获得所需频率信号：第1片的QA端输出频率为500HZ,第二片的QD端输出

频率为10HZ,第二片的QD端输出为IHZo

(3)时间计数器。

由总系统框图可知，数字钟需要两个60进制计数器分别用作“分”和“秒”的计

数，还需要一个二十四进制计数器作“小时”的计数。秒、分计时电路显示00〜59,

它们的个位为十进制，十位为六进制。时计时电路显示为00〜23,个位仍为十进制，

而十位为三进制，但当十进位计到2,而个位计到4时清零，就为二十四进制了。

(4)校正电路。

在计数器开始或计时出现误差时，必须和标准时间校准，这一功能由校时电路完成。

校时的方法是给被校时的计时电路引入一个超出常规计时许多倍的快速脉冲信号，从而

使计时电路快速到达标准时间。将“秒”信号分别引到“分”和“时”的脉冲输入端一

边快速校准“分”和“时”。A、B用作校时切换,其中A做校“时”用，B做校“分”

用。

(5)报时电路。

根据题目要求，每当数字钟快要到达整点时发出声响，设4声低音(500HZ)分别

发生在59'51、59'53、59'55及59'57,最后一声音发生在59'59,它们的持续时间为

1s,如下列图所示。

表1持续时间表

CP/sQDQCQBQA功能

500000停

510001鸣低音

520010停

530011鸣低音

540100停

550101鸣低音

560110停

570111鸣低音

581000停

591001鸣高音

000000停

由表可得，QO“0”时，输入500Hz音响

QC="1”时，输入lkHZ音响

只有当分十位的QCQA=11,分个位的QDQA=11,秒十位的QCQA=11及秒个位的QA=1

时，音响电路才能工作。

第3章选择器件

表2元件表

174LS1606片

274LS002片

374LS041片

474LS204片

5单刀双掷开关5个

6LED6个

7直流稳压电源5V1个

8三极管1个

9喇叭1个

10数字电子技术试验箱1个

3.174LS160〔本实验需要6片〕

74LS160为十进制同步加法计数器

CLRuMe

LOAD'116

RCO215]RCO

ENT

ENP314]QA

QA

CLK413]QB

74LS160QB,

A12]QC

BQC6II]QD

CQD710]ENL

D89]LOAD

图3T74lsl60引脚图

表2741sl60的逻辑表

CPLDEPET工作状态

X0XXX置零

J-L10XX预置数

X1101保持

X11X0保持(fflc=o)

口1111计数

其内部原理图如下列图所示:

A

CLR

LOAD

ENI~RCO

HNPD

CLK

•Cl—QA

ID

A

—QB

ID

R

B4

>Cl—Qc

ID

R

c

—QD

ID

R

Do

逻辑功能描述如下:

由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据瑜入端,

C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。

当RBO时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。

当RC=1、L询时，电路工作在预置数状态。这时门G16-G19的输睁终是1,所以FFO-FF1

输入端J、K的状态由D0-D3的状态决定。当RC=LD=1jhjEP=0、ET=1时，由于这时门

G16-G19的输出均为0,亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保

持原来的状态不变。同时C的状态也得到保持。如果ET=0、那么EP不管为何状态，计

数器的状态也保持不变，但这时进位输出C等于0。当RC=LD二EP=ET=1时，电路工作在

计数状态。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态

返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为

进位输出信号。

3.274LS04〔本实验需要1片〕

E

1A————6A

叵

1Y————6Y

叵

E2A————5A

9V_____74LS04_____rv

叵Z1□1

叵3A————4A

GE/IV

DN3Y4Y

图3-274K04引脚图

逻辑功能表如下列图：

输入输出

LH

HL

表3741so4逻辑功能表

非门图形符号

逻辑函数式Y=A'

逻辑功能描述如下：

当输入端为低电平。时，输出端为高电平1;

当输入端为低电平1时，输出端为高电平0;

即输出端的电平与输入端的电平总是相反的。

3.374LS00［本实验需要2片〕

74LS00是四组二输入端的与非门

IAClUl4]Vcc&

1BC213]4B1B

1YC31214A黄

2AC411]4Y

2BC610]3B:皿WY

53A

2YC69

4A----------

曲4丫

GNDC78"Y4

图3-374300引脚图

逻辑功能表如下列图:

INPUTSOUTPUT

ABY

HHL

LXH

XLH

表4741S00逻辑功能表

与非门图形符号

7400N

逻辑函数式Y=AB'

逻辑功能描述如下:

其中A、B为输入端，Y为输出端。

当输入端A=0,13二0时，输出端Y为高电平，即丫=1；

当输入端A=0,B=1时，输出端Y为高电平，即丫二1；

当输入端A=LB=0时,输出端Y为高电平,即丫二1；

当输入端A=l,B=1时，输出端Y为低电平，即丫二0；

即两个输入端A、B的输入电平只要有一个是低电平0,输由端Y就为高电平1；只

有A、B两个输入端的电平同时为1时，输出端Y才为低电平0。

3.474LS20〔本实验需要1个〕

74LS20是两组四输入端的与非门。

匚E

IA

VWC

LB

—8H

B1C

N工H.MmC

i匚

cEB-K

lS

D1s

]1Jy

YJg

、O0

«To©Vltwt

图3-474320的逻辑图

逻辑函数式Y二ABCD'

逻辑功能表如下列图:

表574ls20逻辑功能表

ABcDY

11110

0XXX1

X0XX1

XX0X1

XXX01

3.5LED〔本实验需要6个〕

LED是发光二极管LightEmittingDiode的英文缩写。

LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具

有：耗电少、使用寿命长、本钱低、亮度高、故障少、视角大、可视距离远、规格品

种全等特点。目前LED显示屏作为新一代的信息传播媒体，已经成为城市信息现代化

建设的标志。

下列图为共阴管和共阳管的电路以及共阳LED七段数码管外引线排列：

gf\ah

aa-KFII||I

正*F

6加*]-

d-灯EO

6g-K}-

LdJ

fA-W-

rCdrr\nC

■Her

(a)(b)

图3-5LED发光二极管的引脚摆列

一个LED数码管可用来显示一位0—9十进制数和一个小数点。小型数码管（0.5

口寸和0.36时）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）颜

色不同略有差异，通常约为2-2.5V,每个发光二极管的点亮电流在5T0mA。LED数码

管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，有些译码器不但要完

成译码功能，还带有驱动电路，以驱动数码管工作。

BCD码七段译码驱动器有共阳和共阴两类。型号有74LS47（共阳）、74LS48（共

阴）、CC4511（共阴）等。下列图为BCD码七段显示译码器功能表。

输入输出

字形

DCBAF-F&EF,FfFt

ri

00001111110♦1」

l

00010110000i

00101101101匚

00111111001二|

U

010001100111

01011011011S

01101011111r

1I-I1

二

011111100001

ri

10001111111O

10011111011O

表6BCD码七段显示译码器功能表

本实验采用的为DCDJEX,管脚1234分别接输出端的Q。、Q..Q?、Q3,图

形显示如下列图所示：

3.6三极管8099〔本实验需要1个〕

用于放大驱动电路。

3.7小灯泡〔本实验需要1个〕

采用5V-1W的小灯泡，用于验证整点报时电路。

3.8直流稳压电源〔本实验需要1个〕

采用5V的只留稳压电源。

3.9数字电子技术试验箱

用于搭接硬件，从而验证试验结果。

第4章功能模块

4.1秒脉冲发生器

采用555定时器组成的多谐振荡器。通过改变电阻和电容调整振荡器输出信号的频

率，使其发出IkHZ脉冲。

vcc

5V

s,,,*U22*,,

R6VCC

vcc

28.7KQ

RST•♦•our

39

DIS

R7THR•-

57.6k。：

TRI

405T-CON

•GND

i-LM555CM

G4.•

：=10nF，=0nF

0

8

图多谐振荡电路

4.2计数译码显示

(1)分、秒计时电路

下列图所示为74LS160构成的六十进制计数器，可以作为秒和分的计数单元。当计

数到59时，再来一个脉冲变成00,然后再重新开始计数。图中利用“异步清零”反应

到CR端，而实现个位十进制，十位六进制的功能。

H

.d

3z

ENrMENr

H，H

5V

图4-2分秒计时电路

(2)时计时电路

下列图所示为74LS160构成的二十四进制计数器，可以作为秒和分的计数单元。当

计到23时，这时再来一个脉冲，应该回到“零”。所以，这里必须使个位既能完成十进

制计数，又能在上下位满足“23”这一数字后，十计数器清0,图中采用了十位的2和

个位的4和“与非”后再清0。

U14

n

I_I

U11

•■

•■•

CS

1u•QU

YN.T

037U

:，V，

A

宗f

(0

二-1

2-

图4-3时计时电路

⑶计数译码显示电路

由秒脉冲发生器产生的秒脉冲信号送入秒计数器电路，秒计数器电路计满60后触

发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始

下一轮的循环计数。一

所有计数器的显示均采用DCD-HEX译码显示器。

计数译码显示电路如下列图所示。

U9U4

DCDHEXDCDHEXDCDHEXDCDHEX

路

Hnvr-电

74LSQ0D，示

二二二显

UZAH.....

I

X74LS16QO74LS16OD二4LSI60D码

译

数

D

AR

OLx计

LCa

.-4-

4

图

4，F:M

"

4.3整点报时电路

当时计数器在每次计到整点时，需要报时，这可采用译码电路来解决，即当分为

59时，那么秒在计数到59时，输出一高电平，经过一三极管驱动喇叭鸣叫，完成整点

报时。

本实验中为了便于观察，将驱动喇叭改为小灯泡，当秒计数到59时，电路导通,

小灯泡发亮。

整点报时电路如下列图所示。

图4-5整点报时电路

将所设计模块利用Multisn12001软件进行仿真，仿真结果正确，然后在数字实验箱

上验证各个模块，结果正确。另外，应该注意的是，因为设计电路连线非常复杂，所以

在实验箱上进行验证时，应争取一次连正确，以节省时间，保证验证结果的正确性。

第5章总体设计电路图

多功能由秒脉冲发生电路，秒、分、时计数显示电路，时间校准电路及定时报时电

路组成。由秒脉冲发生器产生的秒脉冲信号送入秒计数器电路，秒计数器电路计满60

后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又

开始下一轮的循环计数。其中连续脉冲是由555振荡器产生的，将开关打到手罚校正的

位置，即可对时、分、秒进行校正。至于整点报时，当时计数器在每次需要报时，这可

采用译码电路来解决，即当分为59时，那么秒在计数到51、53、55、57、59时，输出

一高电平，经过一三极管驱动喇叭鸣叫，完成整点报时。本实验那么在整点时小灯泡发

亮。

5254USU9UZ