【某多功能信号发生器的硬件模块详解分析案例2800字】

某多功能信号发生器的硬件模块详解分析案例目录TOC\o"1-3"\h\u9660某多功能信号发生器的硬件模块详解分析案例 122251.1STM32F103RCT6简介 179461.1.1综述 1270131.1.2结构概览 1163721.1.3芯片引脚排列说明 2163061.2信号发生模块 423741.2.1综述 472501.2.2特点和优势 4300191.2.3芯片引脚排列及功能 5204531.3正弦调制信号产生 5318841.4三角波调制信号的产生 6148811.5LCD显示器 628681.5.1综述 61.1STM32F103RCT6简介1.1.1综述STM32F103RCT6是基于Cortex-M3架构内核的32位处理器产品，内置有128KB的FLASH和12位的AD转换、4个16位定时器以及20K的RAM再加上3路UART通信口等其他各种可利用的资源，时钟频率可以达到72MHz的最高频率。1.1.2结构概览STM32F103RCT6内部结构如图2所示：图3内部结构1.1.3芯片引脚排列说明STM32F103RCT6采用LQFP64封装形式，共64个引脚，排列如下图3、图4所示：图3芯片原理图1图4芯片原理图2STM32F103RCT6芯片封装图如图5所示：图5芯片封装图1.2信号发生模块1.2.1综述AD9854是一种全新的全数字化并且可编程化的频率合成器,可以把高速D/A转换器和DDS技术组合最终组合在一起。在每个精确时钟的控制下，可以产生一个个频谱较纯，频率、相位、幅度可编程的正弦信号，这个正弦波信号就可以被用作信号源。AD9854的DDS核具有48位的相位累加器，当系统时钟为300MHz时，输出信号的频率分辨率仍可达0.001Hz[9]。它的电路结构使得它的最大输出频率为150MHz，输出频率调节速率达每秒100M次新频率[9]。输出的正弦波信号还可以通过片内高速比位的相位分辨率，即最高相位分辨率为360°/214,小于0.02°[9]。在信号幅度控制方面，AD9854具有12位数字乘法器，提供12位的输出幅度调整率[9]。AD9854还包含一个4×到20×时钟倍频电路，该电路允许使用较低的外部时钟频率来获得较高的系统时钟频率，降低了对外部时钟在工作频率方面的要求[9]。1.2.2特点和优势AD9854的电路架构能产生的同步正交输出信号的最高频率达150MHz，该输出信号能进行数字式调谐。内部的比较器可以将正弦波转换为方波进行输出，片内整合了两路高速、高性能正交D/A转换器通过数字化编程可以输出两路合成信号。该芯片的DDS核具有48位的频率分辨率，输出17位相位截断保证良好的无杂散动态范围指标。当配置高速比较器时，12位D/A输出的方波可以用来做时钟发生器，还具有通断整形键控功能和两个12位数字正交可编程幅度调节器，并且还有一个非常好的可控方波输出。对于高阶的PSK调制，可以改变相位控制字实现变化，具有改进DDS结构转换器可以提供出色的带宽并且有较好的无杂散动态范围。在不需要正交的条件下，可以通过用户编程控制D/A转换。该器件有两个14相位的寄存器和一个用于BPSK操作的引脚。具有最大输出幅度500mV左右的正弦波和4.5V左右的方波；其中方波不可调节幅度，三角波不仅可以调节幅度，而且其会随着频率越高而使最大输出电压越低。该模块驱动电流为600mA左右，模块频率最小步进为1Hz。还可以利用频率较低的外部时钟产生300MHz的系统时钟，这样设计又解决了一大难题。1.2.3芯片引脚排列及功能AD9854工作在串行I/O方式时，芯片使用的控制管脚的描述如表所示表1芯片管脚及功能管脚编号管脚名称功能描述17A2IORESET：控制口复位18A1SDO：串行输出19A0SDIO：串口输入/输出20I/OUDCLOCKUpdateClock：控制信息刷新信号21WRBSCLK：串行时钟22RDBCS：片选信号71MRESETAD9854复位1.3正弦调制信号产生1K正弦调制信号的产生采用DDS技术。DDS技术采用全数字技术实现频率技合成，和其他一般的频率合成技术相比，有一些突出的优点和独特的性能：DDS在相对带宽、频率转换时间、频率分辨率、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统的频率合成技术所能达到的水平[8]。DDS的工作原理框图如下图所示：频率预置电路加法器频率预置电路加法器波形存储器D/A转低通滤波器KN位S（n）S（t）合成信号输出频率预置与调节电路用以控制输出信号的频率,该预置值(K),我们称之为步长,用它作为累加器的累加数据,使累加器每经过256/K个时钟周期后回到初始状态,相应地波形查表也经过一个循环回到初始位置,DDS输出一个周期的波形数据,其周期为T=(256/K)Tc,频率为f=(k/256)fc[8]。相应数据S(n)(幅码)经D/A转换器转变为阶梯波S(t),再通过低通滤波器平滑后,输出所需波形[8]。合成的信号波形形状取决于波形ROM中存放的幅码,改变幅码数据,即可改变输出波形,因此用DDS可以产生任意波形[8]。本系统想要产生1KHz的正弦调制信号，稳定性要好，而且失真度要求要小，DDS的失真度与存储深度有密切关系，还受D/A转换器本身的噪声影响。设q为均匀量化间隔，其失真度近似数学关系为：DDS设计电路产生的波形存在高次谐波，须通过低通滤波器才能使波形平滑，我们可采用了巴特沃斯二阶低通滤波器使得通带内的起伏最小，如图7所示。图7二阶巴特沃斯滤波器1.4三角波调制信号的产生我们需要对产生的信号波形先进行采样，再进行量化，然后作为待产生信号波形的数据表存入存储器种。输出信号波形时，电路在时钟控制下从数据表中依次读出信号波形的数据，产生数字化的信号，这个信号再通过DAC转换成所需的模拟信号波形。DDS技术的核心是相位累加器,它类似一个计数器[9]。每来一个时钟信号,相位累加器的输出就增加一个步长的相位增加量,相位增加量的大小由频率控制字确定[9]。信号波形的数据表包含待产生信号一个周期的幅度一相位信息[9]。从数据表中读出相位累加器输出相位信号值对应的幅度数据,通过DAC将该数据转换成所需的模拟信号波形输出[9]。相位累加器的相位累加为循环迭加,这样使得输出信号的相位是连续的[9]。相位累加器进行线性相位累加，累加至满量时产生一次计数溢出，这个溢出率即为输出信号的频率[9]。频率控制字内的相位增加量越大，相位累加器的溢出率越高，输出信号的频率越高[9]。如果频率控制字内的相位增量为K,参考时钟频率为，相位累加器的位数为N,则DDS系统输出信号的频率为:输出信号的频率分辨率为:1.5LCD显示器1.5.1综述带中文字库的168×64是一种具有2线或3线串行、4位/8位并行多种接口方式，其内部含有国标一级、二级简体中文字库的点阵图形液晶显示模块；LCD1284是一种带有中文字库的显示屏，也是一种图形点阵液晶显示器，主要有128×64全点阵的液晶显示器和行驱动/列驱动等组成。LCD1602能显示的LCD12864也能显示并且还能显示汉字、图形等。该显示屏在软件方面需要在编写之前掌握汉字取模的方法。利用该模块的接口方式和简单、方便的操作指令，可构成全中文人机交互图形界面。由该模块构成的液晶显示方案与同类的图形点阵液晶显示模块相比，不论显示程序或硬件电路结构都要简洁的多。1.5.2控制器接口信号说明RS，R/W的配合选择决定控制界面的4种模式如表2所示：表2功能管脚表RSR/W功能说明LLMPU写指令到指令暂存器LH读出忙标志（BF）及地址计数器（AC）的状态HLMPU写入数据到数据暂存器（DR）HHMPU从数据暂存器（DR）中读出数据表3E信号E状态执行动作结果高低I/O缓冲DR配合/W进行写数据或指令高DRI/O缓冲配合R进行读数据或指令低/低高无动作从表2，表3中可以看出：BF是提供内部工作情况的，当BF=1时，该模块不接受外部数据和指令；但是当BF