《数字电子技术》-第7章 存储器及集成555定时器

7.1

随机存储器存储器是用来存储二进制数的器件，采用半导体材料做成。根据使用功能的不同，半导体存储器可分为随机存储器(RandomAccessMemory,RAM)和只读存储器(Read-OnlyMemory，ROM)。7.1.1

随机存储器的结构及工作原理随机存储器简称RAM，它由存储单元和读/写电路组成，根据需要可以将二进制数据存入到指定的存储单元，又能从指定的存储单元读出数据。RAM的缺点是数据易丢失，即一旦断电，所存的数据全部丢失。RAM分为静态存储器(SRAM)和动态存储器(DRAM)。下一页返回7.1

随机存储器1.RAM的基本结构如图7-1所示，RAM由地址译码器、存储矩阵、读/写控制器等几部分组成，各个部分电路的作用分别如下。①地址译码器:对输入的地址码进行译码，以便唯一地选择存储矩阵中的一个存储单元。译码方式有单译码、双译码两种。单译码方式是指RAM中只设有一个译码器，n条地址线输入，经译码后产生2n种不同的输出，每一种输出对应一条连线，称为字线;双译码方式是将地址线分成行地址线和列地址线，经译码器译码，分别产生行字线(X)和列字线(Y)，由它们共同指定欲选择的存储单元。下一页返回上一页7.1

随机存储器②存储矩阵:由许多存储单元构成，每个存储单元只可以写入或读出一位二进制数。③读/写控制器:对指定的存储单元进行写入或读出数据。r:条地址线经地址译码器产生2n条字线，每条字线对应存储矩阵中的一行存储单元(共M个)，存储矩阵中的每个存储单元可以存放1位二进制数(0或1)，存储器的容量可表示为:存储容量=字数×位数=2n×M。容量的计算单位是二进制位(bit),8个二进制位叫做一个字节(Byte)，也就是8bit=1Byte,1024个字节叫做1KB,1024KB叫做1GB,1024GB叫做1TB。下一页返回上一页7.1

随机存储器如图7-2所示，共有8条地址线A0~A7，其中A0~A4为行地址线，产生25=32条行字线;A5~A7为列地址线，产生23=8条列字线，每一条列字线同时对应4个存储单元(即4位二进制数)，故存储容量=32行字×8列字×4位=256×4位的存储器若地址A0~A7=00011111，经行、列译码器分别对输入的地址进行译码后输出X31=1,Y0=1，指定(选中)图中用黑色小方块表示的4个存储单元，可以根据需要对它们进行读出/写入操作。下一页返回上一页7.1

随机存储器2.RAM的存储单元及工作原理存储单元是存储器的核心部分，按工作方式不同可分为静态存储单元和动态存储单元两类，相应构成的存储器称为静态存储器SRAM和动态存储器DRAM，下面分别介绍。(1)六管静态存储单元如图7-3所示是由6只NMOS管(T1~T6)组成的存储单元存储器工作时，T1,T2可以看做电阻，相当于T3,T4的负载，T3,T4的输入与输出交叉连接，构成基本RS触发器，作为数据的存储单元。下一页返回上一页7.1

随机存储器由T3,T4构成的基本RS触发器的状态决定存储单元的状态，当T3饱和导通、T4截止时，Q=1，为1状态;当T4饱和导通、T3截止时，Q=0，为0状态。由行字线控制T5、T6门控管的导通或截止，从而控制触发器输出端与位线之间的连接状态;由列字线控制T7、T8门控管的导通或截止，从而控制位线与数据线之间的通断状态。当存储单元所在的行字线和列字线都为1时，该单元才与数据线接通，即该存储单元才能被指定(选中)，这时可以通过读写电路对它进行读或写数据。下一页返回上一页7.1

随机存储器(2)单管动态存储单元单管动态RAM的存储单元电路如图7-4所示，CS为存储电容，T为NMOS管，相当于电子开关，C0为电路的分布电容，读/写原理如下。①写数据:字线=1,T导通。当写入数据1时，D=1，高电平经过T对CS充电，CS被充电，积累有电压，相当于存入数据1;当写入数据0时，D=0，位线为低电平(假设原来CS已存入了1),CS经过T对位线进行放电，CS的电压为0V，相当于电容存入数据0。显然，存储单元是通过电容上有无电压来表示存入的是数据1还是数据0的。下一页返回上一页7.1

随机存储器②读数据:字线=1,T导通。如果CS上没有电压(即为数据0)，则D=0，表示读出数据0，如果CS上有电压(即为数据1),CS对C0放电，则D=1，表示读出数据1。值得注意的是，CS在放电过程中，它的电压部分转移到C0，会造成CS的电压减少，为了保持CS的电压不变，读出数据1后，必须由专门的电路及时给CS补充电压，才能保持数据1不变，这个过程称为“刷新”。下一页返回上一页7.1

随机存储器7.1.2集成随机存储器2114A,2116的介绍1.2114AIntel2114A是1K×4位SRAM，其结构图、引脚排列分别如图7-5和图7-6所示。2114A采用双地址译码方式，A0~A9是地址码输入，其中A0~A5为行地址码，经译码后产生26=64条行字线，每次选中存储矩阵一行存储单元;A6~A9为列地址码，经译码后产生24=16条列线，每次选中存储矩阵中的4个存储单元(如图7-2所示的4个黑色方块)。故它的总容量=64行字×16列字×4位=1024×4位。D0~D3是数据输出线，共有4条(位);是片选控制端，低电平有效;是读/写入控制端，为低电平时，芯片处于写入状态，为高电平时，芯片处于读出状态。下一页返回上一页7.1

随机存储器2.2116Inte12116是16K×1位DRAM，是单管动态存储芯片，其引脚排列图、结构图分别如图7-7和图7-8所示。它采用3种电压供电，即VDD为+12V,VCC为+5V,VBB为-5V,VSS为接地端。16K×1位的存储矩阵应该有14条地址线，但在图7-7中只有7条地址线，它是通过采用地址线分时复用技术来实现A0~A13共14个地址码的传送。具体做法是:当行地址选通信号

=0时，将A0~A6作为行地址码送入行地址锁存译码器，产生128条行字线，选中一行(128个存储单元);下一页返回上一页7.1

随机存储器当列地址选通信号

=0时，将A7~A13作为列地址码送入列地址锁存译码器，产生128条列字线，选中一行128个存储单元中的一个(1位)，此时若=1(读操作有效)，则被选中的存储单元的数据经放大器放大后，在定时控制发生器及写信号锁存器的控制下送入I/O电路由Dout输出;若=0(写操作有效)，待写入的数据由Din输入。定时控制发生器负责刷新操作，发生器受

控制，芯片无专门的片选信号，行地址选通信号

兼有片选功能，且在整个读写周期中均处于有效状态。下一页返回上一页7.1

随机存储器7.1.3

随机存储器的扩展方法及应用在实际应用中，经常需要大容量的RAM。在单片RAM芯片容量不能满足要求时，需要将其进行扩展，即将多片RAM按照一定的连接方式组合起来构成RAM系统，扩展的方式有3种，即位扩展、字扩展、位和字同时扩展。1.RAM的容量扩展方法(1)确定扩展性质(即判定是扩字还是扩位)和扩展所需的芯片数量假设扩展后的容量=N字×M位，采用的芯片的规格=n字×m位，则所需要的芯片数量P=(N/n)字×(M/m)位=a×b(片)，有以下4种可能的情况。下一页返回上一页7.1

随机存储器①如果a=1,b=1，则P=1，无须扩展②如果a≠1,b=1，则P=a片，须扩字，用a片芯片③如果a=1,b≠1，则P=b片，须扩位，用b片芯片④如果a≠1,b≠1，则P=a×b片，须字和位同时扩展，其中a片芯片用于扩字，b片芯片用于扩位。(2)画出扩展连线图①位扩展时，将地址线、

线、

线分别并联，数据线按低位到高位进行编号。下一页返回上一页7.1

随机存储器②字扩展时，将数据线、

线、地址线从低位到高位分别进行同类并联，余下的高位地址线用于产生CS片选控制信号。此时可以根据芯片的数量多少，通过辅助电路如非门、译码器等来产生CS片选控制信号。③字和位同时扩展时，一般首先扩位，再扩字，方法分别同上。2.位扩展例7-1用8片1024(1K)×1位RAM构成的1K×8位RAM解:(1)扩展后的容量=1K×8位，芯片的规格=1K×1位，P=(1K×8)/(1K×1)=1×8，因为a=1,b=8，所以需用8片芯片进行扩位(2)将地址线A0~A7,控制线()分别并联，数据线按照低位到高位进行编号即D0~D7,扩展结果如图7-9所示。下一页返回上一页7.1

随机存储器3.字扩展字扩展是通过控制CS片选信号来实现的，CS片选信号的产生办法与控制后所需的地址线数量有关，即扩展后的字数=2C，如扩展后的字数为4K字，则4K=22×210=2C，可知C=10+2=12(条)，通常C的值大于芯片的地址线数量，利用余下的地址线数，配合辅助的电路可以产生CS信号，下面举例说明。下一页返回上一页7.1

随机存储器例7-2

用8片芯片构成的8K×8位RAM解:1K×8位的芯片的字数为1K，则1K=210=2C,C=10(条)，而扩展后的容量为8K字，则8K=23×210=2C,C=10+3=13(条)，可见余下的3条高位地址线(A10、A11、A12)可用于产生片选控制信号，本题利用74LS138译码器产生8个信号分别作为8片RAM的片选控制信号，将数据线、

、A0~A7地址线分别进行同类并联，扩展结果如图7-10所示。下一页返回上一页7.1

随机存储器4.位和字同时扩展例7-3

用规格为1K×4位的2114A芯片进行扩容为2K×8位解:扩展后的容量=2K×8位，芯片的规格=1K×4位，P=(2K×8)/(1K×4)=2×2，因为a=2,b=2，所以需用4片芯片进行字和位的同时扩展。如图7-11所示，第1、2片位扩展得到A组1K×8位，第3、4片位扩展得到B组1K×8位，然后再将A、B组进行扩字，因为目标容量的字数为2K=21×210,可见总的地址数量为11条，而每一片2114A芯片只有10条地址线，所以余下的1条地址线利用一个非门产生片选信号，实现字扩展。返回上一页7.2只读存储器7.2.1只读存储器的分类只读存储器，简称ROM，一般事先由专用装置(编程器)写入数据，工作时读出其中数据，常用于存储数字系统及计算机中不需改写的数据，按照数据写式特点不同，ROM可分为以下几种:固定ROM(也称掩膜ROM、可编程ROM(简写成PROM)、可擦可编程ROM，可擦可编程ROM又可分为电写入紫外线擦除ROM(简写成EPROM)和电写入电擦除ROM(简写成EEPROM或E2PROM)。下一页返回7.2只读存储器7.2.2只读存储器的结构及工作原理固定ROM在制造时，厂家利用掩膜技术直接把数据写入存储器中，ROM制成后，其存储的数据也就固定不变了，即只有生产厂家才能对ROM进行编程，而且只能进行一次，用户对这类芯片无法进行任何修改1.固定ROM的结构及工作原理(1)ROM的一般结构如图7-12所示，ROM的一般结构与RAM的一般结构类似，主要的区别在于存储单元的结构不同。下一页返回上一页7.2只读存储器(2)二极管ROM的结构如图7-13所示，二极管ROM的结构由一个二线-四线地址译码器和一个4×4的二极管存储矩阵组成。存储矩阵由二极管组成或门，其输出为D0~D3。A0,A1输入的地址码，可产生4条(W0~W3)字线，用于选择存储的内容。在W0~W3中，任一为高电平时，在D0~D3线上输出一组4位二进制代码数据的储存是靠二极管来完成的，二极管处在字线和位线之间，有二极管的地方代表储存数据1，没有二极管的地方代表储存数据0。为了简化，通常用圆点表示二极管，即表示数据1。二极管数量以及连接位置是根据设计要求来制造完成的，用户无法修改。下一页返回上一页7.2只读存储器存储器的数据读出是通过输入地址码来实现的。例如，当A1A0=00时，只有字线W0为高电平，其余字线都为低电平，只有与字线W0相连接的两个二极管导通，这时D3D2D1D0=1010;同理当A1A0=01/10/11时，D3D2D1D0=0100/1100/1011,如表7-1所示。换言之，1010,0100,1100,1011这4个数据已经存储在ROM中，只要输入地址码A1A0，就可以将所需的数据取出来。2.PROM的结构及工作原理(1)PROM的存储单元结构以三极管和熔丝组成的存储电路为例进行说明PROM的存储单元结构。如图7-14所示，三极管T的基极与字线相连，集电极接VCC，下一页返回上一页7.2只读存储器发射极通过熔丝与位线相连。(2)数据写入原理如图7-15所示，用户写入数据时，编程器使选中的存储单元的字线为高电平，在此基础上，如果写入数据0,编程器使位线为低电平，T导通，流过熔丝的电流较大，将熔丝烧断(一旦烧断，不可恢复，故只能编程一次)，使字线和位线再无法连通，即存入数据。;如果写入数据1,编程器使位线为高电平，T截止，熔丝保持原状，使字线和位线相连通，即存入数据1。编程过程中各个部件之间的相互关系如表7-2所示实际上，PROM在出厂时，存储内容全为1，用户可根据自己的需要，利用编程器将某些单元改写为0，编程前后对照情况如图7-15所示。下一页返回上一页7.2只读存储器(3)数据读出原理由以上分析可知，当被选中的存储单元的字线为高电平时，如果熔丝完好，则在位线输出数据1;如果熔丝已经烧断，则在位线输出数据0。3.EPROM的结构及工作原理如图7-16所示，图中T1,T2,T3均为MOS管，其中T3的栅极被绝缘的二氧化硅包围，无导线引出，处在悬浮状态，故称为“浮栅”，T1,T2属于增强型N沟道MOS管，T1的作用相当于一个电阻,T2为开关管。下一页返回上一页7.2只读存储器EPROM在出厂时，T3的浮栅不带电，T3处于截止状态。通电时，T1导通将VCC引到位线上，使位线为高电平，即所有存储单元都为1状态;编程时字线为1，同时编程电压使T3的浮栅充电，编程结束后，尽管撤除了电源，但浮栅上的电荷无法泄放，T3总处于导通状态，如果位线为1，则T2导通，相当于把位线与地相连，即存入数据0。当用紫外光源照射到EPROM感光玻璃窗口时，T3浮栅上的电荷在紫外光的照射下形成光电流被泄漏掉，使电路恢复到初始状态，相当于擦除了所有写入的数据，如美国ATMEL公司的生产27C010,27C512等，以27开头的芯片均是EPROM。如图7-17所示是EPROM的实物图。下一页返回上一页7.2只读存储器4.E2PROM的结构及工作原理E2PROM也是采用浮栅技术生产的可编程ROM，但是其存储单元采用隧道MOS管，利用隧道MOS管的浮栅是否存有电荷来存储二值数据。隧道MOS管是用电擦除的，并且擦除的速度要快得多，其存储电路工作原理略。E2PROM具有ROM的非易失性，又具备类似RAM的功能，可以随时改写，可重复擦写1万次以上，如美国ATMEL公司生产的28C010,29C010,29C020,29C040等，以29开头的芯片均是E2PROM。下一页返回上一页7.2只读存储器值得一提的是，当前常用的存储器当中有一种叫做快闪存储器(Flash

Memory)，其实物图如图7-18所示。它的存储单元也是浮栅型MOS管，与E2PROM不同的是快闪存储器中数据的擦除和写入是分开进行的，一般可以擦除/写入100次以上。目前的电脑主板上都采用了Flash-ROM存储器来存放基本输入/输出文件(BIOS)，因为Flash-ROM像E2PROM一样，可以通过编程软件改写其中的内容。美国ATMEL公司生产的29C040、中国台湾Winhond公司生产的29C020和美国Intel公司生产的28F010的芯片都是Flash-ROM。Flash-ROM还应用于手机、数码相机、DVD影碟机等数码电子产品之中。下一页返回上一页7.2只读存储器7.2.3集成只读存储器集成只读存储器的芯片类型较多，但基本电路结构相似，这里以Intel公司生产的型号为2716的EPROM为例进行介绍。2716的引脚图如图7-19所示，其各引脚的功能如下。A0~A10:11条地址线，即总字数为211=2K采用双地址寻址方式，其中A3~A10为行地址，共8条，对应28=256条行字线;A0~A2为列地址，共3条，对应23=8条列字线D0~D7:8位双功能数据线，正常工作时作为输出线输出数据，编程时作为输入线输入数据。下一页返回上一页7.2只读存储器VCC和GND:+5V工作电源和地

:片选控制端。当=0时，芯片被选中，处于工作状态;当=1时，芯片处于维持状态;当送入50ms宽的编程脉冲正信号时，可对芯片进行编程(引脚18为):数据输出控制端。当=0时，允许从芯片读出数据;当=1时，禁止从芯片读数据(引脚20为)VPP：编程高电压输入端。当VPP=+5V时，芯片处在正常工作状态;当VPP=+25V时，可对芯片编程(引脚21为VPP)。根据,VPP的不同状态，2716有5种可能的工作状态，具体如表7-3所示。下一页返回上一页7.2只读存储器7.2.4PROM的应用从PROM的逻辑结构可知，它由与门阵列和或门阵列两个部分组成，与门阵列是地址全译码器，输出地址变量的全部最小项;或阵列存可以完成有关最小项的或运算。假如从PROM的地址变量输入端输入某一逻辑函数的变量，在对存储矩阵进行编程的条件下，RPROM的输出端得到的是具有与-或逻辑功能的表达式。因为所有的组合逻辑函数都可以变换为与-或逻辑表达式的形式，所以利用PROM可以实现任何组合逻辑函数。用PROM实现逻辑函数的方法步骤如下。①将逻辑函数变换为最小项与-或逻辑表达式下一页返回上一页7.2只读存储器②确定芯片的规格③画出存储矩阵图④对芯片进行编程例7-4试用PROM实现下列函数下一页返回上一页7.2只读存储器(1)将逻辑函数变换为最小项与-或逻辑表达式Y3已经符合标准，只需将Y1、Y2、Y4变换为最小项与-或逻辑表达式后得到:Y1=∑m(2,3,4,5,8,9,14,15)Y2=∑m(6,7,11,14,15)Y3=∑m(0,3,6,9,12,14)Y4=∑m(6,11,12,13,15)下一页返回上一页7.2只读存储器(2)确定芯片的规格函数的每个最小项有4个变量(A,B,C,D)，将其作为地址变量输入译码后产生的字数为24=16字;有4个函数(Y1,Y2,Y3,Y4)作为输出，数据位数为4位，所以选用16字×4位容量的PROM(3)画存储矩阵图(见图7-20)(4)对芯片进行编程(略)下一页返回上一页7.2只读存储器7.2.5ROM容量的扩展ROM容量的扩展方法与RAM的容量扩展方法基本相同，下面举例说明。1.位扩展例7-5用规格为8K×8位的2764芯片扩展成16K×16位解:①扩展后的容量=16K×16位，芯片的规格=8K×8位，P=(8K×16)/(8K×8)=1×2，因为a=1,b=2，所以，需用2片芯片进行扩位下一页返回上一页7.2只读存储器②将地址线A0~A12,控制线(

)分别进行同类并联，数据线按低位到高位进行编号即D0~D15,扩展结果如图7-21所示。2.字扩展例7-6

用规格为8K×8位的2764芯片扩展成64K×8位容量。解:扩展后的容量为64K字，则64K=26×210=2C，C=6+10=16(条)，而2764的容量为8K×8位的字数为8K，则8K=23×210=2C,C=3+10=13(条)，可将余下的3条高位地址线(A13、A14、A15)用于产生片选控制信号，本题利用74LS138译码器产生8个信号分别作为8片ROM的片选控制信号，将数据线、

线、A0~A7地址线分别进行同类并联，扩展结果如

图7-22所示。返回上一页7.3

集成555定时器555定时器是一种电路结构简单且有多种用途的单片中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器，因而在波形的产生与变换、测量与控制、家用电器和电子玩具等许多领域中都得到了广泛的应用。一般双极型定时器具有较大的驱动能力，而CMOS定时电路具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽，可承受较大的负载电流。双极型定时器电源电压范围为5~16V,最大负载电流可达200mA;CMOS定时器电源电压变化范围为3~18V,最大负载电流在4mA以下。通常，TTL单定时器型号的最后3位数码都是555，双定时器型号的最后3位数码都是556,CMOS产品型号的最后4位数码都是7555，它们的结构、工作原理以及外部引脚排列基本相同。下一页返回7.3

集成555定时器7.3.1555定时器的电路组成及其功能1.电路组成由图7-23

可以看出555定时器的电路组成如下①由3个阻值为5kΩ的电阻组成的分压器②两个电压比较器C1和C2③基本RS触发器④放电三极管T及缓冲器G下一页返回上一页7.3

集成555定时器2.工作原理当5脚悬空时，比较器C1和C2的基准电压分别为2/3VCC和1/3VCC①当VⅠ1>2/3VCC,VⅠ2>1/3VCC时，比较器C1输出低电平，C2输出高电平，基本RS触发器被置0，放电三极管VT导通，输出端V0为低电平。②当VⅠ1<2/3VCC,VⅠ2<1/3VCC时，比较器C1输出高电平，C2输出低电平，基本RS触发器被置1，放电三极管VT截止，输出端V0为高电平。③当VⅠ1<2/3VCC,VⅠ2>1/3VCC时，比较器C1输出高电平，C2输出高电平，即基本RS触发器R=1,S=1，触发器状态不变，电路也保持原状态不变。由于阈值输入端(VⅠ1)为高电平(>2/3VCC)时，定时器输出低电平，因此也将该端称为高触发端(TH)。下一页返回上一页7.3

集成555定时器由于触发输入端(VⅠ2)为低电平(<1/3VCC)时，定时器输出高电平，因此也将该端称为低触发端(TL)。如果在电压控制端(5脚)施加一个外加电压(其值在0~VCC),比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化，并进而影响电路的工作状态。另外，当

为低电平时，不管其他输入端的状态如何，输出V0为低电平，即

的控制级别最高。正常工作时，一般应将其接高电平。3.功能555定时器的功能如表7-4所示。下一页返回上一页7.3

集成555定时器7.3.2

用555定时器构成施密特触发器施密特触发器具有回差电压特性，能将边沿变化缓慢的电压波形整形为边沿陡峭的矩形脉冲。1.电路构成如图7-24，将定时器555的阈值输入端和触发输入端连在一起，作为触发信号VⅠ的输入端，并从输出端取输出VO1，便构成了一个反相输出的施密特触发器。下一页返回上一页7.3

集成555定时器2.工作原理①当VⅠ=0V时，VO1输出高电平②当VⅠ上升到2/3VCC时，输出低电平。当VⅠ继续下降0V时，电路的这种状态不变持不变。图中，R、VCC2构成另一输出端VO2，其高电平可以通过改变VCC2进行调节。③当VⅠ上升到1/3VCC时，电路输出跳变为高电平。而且在VⅠ继续下降到0V时，电路的这种状态不变。图中，R、VCC2

构成另一输出端VO2，其高电平可以通过改变VCC2进行调节。下一页返回上一页7.3

集成555定时器3.电压滞回特性和主要参数施密特触发器的电压滞回特性如图7-25所示。施密特触发器的主要静态参数如下。①上限阈值电压VT+

—VⅠ上升过程中，输出电压V0由高电平VOH跳变到低电平VOL时，所对应的输入电压值VT+=2/3VCC。②下限阈值电压VT-

—VⅠ下降过程中，V0由低电平VOL跳变到高电平VOH时，所对应的输入电压值VT-=1/3VCC。下一页返回上一页7.3

集成555定时器③回差电压△VT回差电压又叫滞回电压，定义为△VT=VT+-VT-=1/3VCC若在电压控制端VIC(5脚)外加电压VS，则将有VT+=VS,VT-=VS/2,△VT=VS/2，而且当改变VS时，它们的值也随之改变。由电压传输特性可知，该电路具有反相输出特性。下一页返回上一页7.3

集成555定时器7.3.3

用555定时器构成单稳态触发器单稳态触发器具有下列特点:第一，它有一个稳定状态和一个暂稳状态;第二，在外来触发脉冲作用下，能够由稳定状态翻转到暂稳状态;第三，暂稳状态维持一段时间后，将自动返回到稳定状态。暂稳态时间的长短，与触发脉冲无关，仅决定于电路本身的参数。单稳态触发器在数字系统和装置中，一般用于定时(产生一定宽度的脉冲)、整形(把不规则的波形转换成等宽、等幅的脉冲)以及延时(将输入信号延迟一定的时间之后输出)等。下一页返回上一页7.3

集成555定时器1.电路构成将定时器555的触发输入端作为触发信号VⅠ的输入端，放电管T的集电极通过电阻R，组成了一个反相器，其集电极通过电容C接地，便构成了一个单稳态触发器。R和C为定时元件。如图7-26所示。2.工作原理(1)无触发信号输入时电路工作在稳定状态当电路无触发信号时，VⅠ保持高电平，电路工作在稳定状态，即输出端V0保持低电平，555内放电三极管VT饱和导通，管脚7“接地”，电容电压VC为0V。下一页返回上一页7.3

集成555定时器(2)VⅠ下降沿触发当VⅠ下降沿到达时，555触发输入端(2脚)由高电平跳变为低电平，电路