CN114446963B 半导体存储单元结构、半导体存储器及其制备方法、应用 （北京超弦存储器研究院）

区科创十街18号京东贝科技园11号楼2所述第一晶体管层中，第一堆叠结构相对的两个侧壁分别呈凹槽轮廓，所述第二晶体管层中，第二堆叠结构相对的两个侧壁分别呈凹槽轮廓，3刻蚀去除掉没有被所述掩膜单元及其侧墙遮挡然后一步或分步刻蚀第一牺牲层、第二牺牲层和第三牺在位于所述第二牺牲层侧壁上的凹槽内填充介质材料，刻蚀去除所述掩膜单元及其覆盖的堆叠结构，直然后在所述第一电极材料层、第一沟道层、第二电极所述第一牺牲层、第二牺牲层和第三牺牲层为锗含量不同的锗硅层，锗的然后刻蚀去除位于所有顶表面以及侧壁的介质材料，使4并且在填充沟道材料之后，对所述第一电极材料层、第二电极第三电极材料层和第四电极材料层的侧壁上对所述上层器件进行图案化处理，以及刻蚀隔离材料直至厚度达到刻蚀出所述下层器件中所述第一电极材料层的接依次沉积氧化硅层、底部抗反射涂层，并且所述底部抗反射涂层然后在所述底部抗反射涂层之上的上层器件的侧20.根据权利要求8所述的半导体存储单元结构沉积栅极材料直至高度高于所述第三电极材料层裸露的21.根据权利要求8所述的半导体存储单元结构的22.根据权利要求8所述的半导体存储单元对所述下层器件和所述上层器件的接触孔分别进应用包括采用权利要求1-6任一项所述的半导体存储单元结构或采用权利要求7所述的半导体存储器或采用权利要求8-22任一项所述的制备方法制备的半导体存储单5案精细度的极其昂贵的工艺设备会对提高二维或平面半导体装置的集成度设定实际的限[0003]本发明的主要目的在于提供一种半导体存储单元结构及堆叠结构侧壁通过栅介质层隔离，所述第二漏极的侧壁的至少一部分与第一栅极直接接[0010]本发明的第三方面提供了一种半导体存储单元结构的制备方法，其包括下列步6[0017]在位于所述第二牺牲层侧壁上的凹槽内填充介质材料，[0018]分别在位于第一牺牲层侧壁上以及所述第三牺牲层侧壁上的凹槽内填充沟道材所有上表面形成第一栅极层，并且所述第一栅极层与所述第三电极材料层裸露的侧壁接7[0040]现有技术中的2T0CDRAM单元一般使用2个水平沟道的TFT在同一平面上连接，占[0042]基底1可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底上的半导体层根据器件类型确定掺杂类型，以形成P阱（用于nMOSFET）或者n阱（用于8[0054]本发明上文所述的DRAM单元结构的工作原理如图3所示（图中晶体管的位置仅为[0061]栅介质层在栅极和沟道之间起绝缘作用，优选选择宽带隙9第一牺牲层3和第三牺牲层7二者采用相同或者接近的材料，第二牺牲层5采用与前两者差[0068]掩膜层9一方面是为了对各层电极进行图案化，另一方面在后续侧向刻蚀时对顶[0079]步骤S603，使位于第一牺牲层3的侧壁上凹槽301内以及所述第三牺牲层7的侧壁[0096]若步骤S9和步骤S10没有其他工序，则将步骤S9形成的图22所示的裸露的基底表32俯视图靠近下方环形器件切断处的水平长条标识区域）刻蚀叠层结构停止在第二电极材[0104]在步骤a6之后即可进行步骤S10，即在每个所述结构单元的侧壁及所有上表面形所述底部抗反射涂层位于所述第三电极材料层高度