CN114629499B 用于电流数模转换器的电路和方法及转换器 （英飞凌科技股份有限公司）

用于电流数模转换器的电路和方法及转换器公开了一种用于电流数模转换器(DAC)的电路、用于操作电流DAC的方法和连续时间delta-有耦接至电流DAC输出端的电流开关网络、耦接在第一电源节点与电流开关网络之间的第一共一共源共栅电流源的第一共源共栅节点与第二共源共栅电流源的第二共源共栅节点之间的短2耦接在第一电源节点与所述电流开关网络之间的第一耦接在所述第一共源共栅电流源的第一共源共栅节点与所述第二共源共栅电流源的在配置所述电流开关网络之后断开所述短路开关，以使与所在断开所述短路开关之后在预定时间段内闭合所述短路开关，器输入值成比例的电流流过所述电流数模转所述第一共源共栅电流源包括耦接至所述电流开关网络的第一共源在所述第一共源共栅节点处耦接至所述第一共源共栅晶体管的第一共源共栅电流源晶体所述第二共源共栅电流源包括耦接至所述电流开关网络的第二共源在所述第二共源共栅节点处耦接至所述第二共源共栅晶体管的第二共源共栅电流源晶体第一多个开关晶体管，其耦接在所述第一共源共栅电流源第二多个开关晶体管，其耦接在所述第二共源共栅电流源39.一种操作电流数模转换器的方法，所述电流数模转耦接在所述第一共源共栅电流源的第一共源共栅节点与所述第二共源共栅电流源的第二在配置所述电流开关网络之后断开所述短路开关，以使与所在断开所述短路开关之后在预定时间段内闭合所述短路开关，以转换器输入值成比例的电流流过所述电流数模转换器对副本电流数模转换器的输出电流与参考电流之间的差值进行积第一共源共栅电流源，其经由第一共源共栅电流源输出第二共源共栅电流源，其经由第二共源共栅电流源输出短路开关，其耦接在所述第一共源共栅电流源的第一共源共栅内部节417.根据权利要求16所述的连续时间delta-sigma转换器，还包括数模转换器控制器，第一共模开关，其具有耦接在所述第一共源共栅电流源的第一共第二共模开关，其具有耦接在所述第二共源共栅电流源的第二共所述第一开关包括第一多个互补金属氧化物半导体晶20.根据权利要求15所述的连续时间delta-sigm5[0001]本发明一般涉及电子系统，并且在特定实施方式中，涉及用于连续时间delta-些许多类型的系统的范围从处理压力传感器和麦克风的输出的低频系统到处理接收到的[0003]一种非常适于高性能、低电压和低功率系统的特定ADC架构是连续时间delta-sigma转换器(CT-DSADC)。由于CT-DSADC的内部放大器的速度和带宽要求放宽，因此CT-够具有比离散时间delta-sigmaADC低的本底采取设计注意事项来减少时钟抖动对CT-DSADC性及耦接在第一共源共栅电流源的第一共源共栅节点与第二共源共栅电流源的第二共源共与电流DAC输入值成比例的电流流过电流DA经由第一电流源输出节点处的第一开关耦接至电流DAC的输出的第一电流源，经由第二电流源输出节点处的第二开关耦接至电流DAC的输出的第二电流源，耦接在第一电流源的第6[0009]图1A示出了根据实施方式的连续时间delta-sigmaADC(CT-DSADC)；图1B示出了[0017]将在连续时间delta-sigma转换器的特定上下文中描述本发明的优选实施方式。[0018]在本发明的实施方式中，通过使用具有固定脉冲宽度的归零(RZ)脉冲控制电流DAC的输出电流来改善CT-DSADC的抖动容限。以固定脉冲宽度对时钟抖动不敏感的方式使考电流进行比较并且调节可调延迟元件的延迟直到电流基本相等来校准脉引导到DAC输出级，并且然后通过闭合短路开关被去激活，这使输出电流被引导回短路开7到CT-DSADC100的输入处的电阻器Rin以形成输入电流Iin。输入电流Iin与电流DAC系统101的输出电流Idac之间的差值由连续时间滤波器102滤波。量化器104量化连续时间滤波RZ电流DAC系统101形成连续时间delta-sigma调制器，其中输出信号QOUT是过采样的噪声[0021]连续时间滤波器102被配置成使用本领域已知的连续时间滤波器结构(例如使用用比较器电路实现的单比特量化器，或者可以是使用包括多个比较器电路的闪存ADC实现[0023]电流DAC系统101包括电流DAC106、脉冲发生器110和可可以使用本领域已知的数字滤波器电路来实现F降电流转变的RZ脉冲的形状对于每个转换周期都是相同的并且独立于DAC106提供的数字[0025]如图1B和图1C的描述性视图所示，使用脉冲发生器110产生固定脉冲宽度减轻了抖动对由电流DAC106输送的电荷量的影响。图1B示出了使用抖动时钟的第一边沿产生RZ8于第一脉冲宽度的第二脉冲宽度Δt2。[0026]图1C示出了使用抖动时钟的第一边沿产生RZ脉冲的上升沿而生成的一组RZ脉电荷量变得与(或显著较少依赖于)输入时钟cl[0027]在各种实施方式中，可以校准由脉冲发生器110生成的脉冲的宽度以便确保CT-间，校准控制器208基于量化器104的输出QOUT经由脉冲宽度控制信号PWSET来调节由脉冲号PWSET直到量化器104的输出QOUT达到预定值和/或预定平均值。虽然连续时间环路滤波地，校准控制器208可以在校准期间经由多路复用器216将预定输入代码DTST路由到电流多路复用器216将输出信号QOUT路由到电流DAC10(包括积分器219)被旁路。可以通过经由多路复用器220将第一积分器218的输出路由到连流源214提供的电荷之间的差值进行积分之前，校准控制器208可以经由重置信号RESET来[0031]图2B示出了波形图，该波形图示出在校准周期期间由CT-DSADC200生成的信号9这使第一积分器218对由电流DAC106和校准电流源214提供的电荷之间的差值进行积分。[0032]响应于连续时间滤波器102的输出Vintg超过量化阈值250，在时间t2处开始的下度控制信号PWSET的值的变化可以表示由脉冲发生器110产生的脉冲宽度的[0033]在时间t2处，校准控制器208使重置信号RESET生效以再次重置连续时间滤波器214提供的电荷之间的差值进行积分。连续时间滤波器102的输出Vintg随着其对电荷差值后的周期中继续减小直到输出Vintg不再超过阈值250，这指示由电流DAC生成的电荷Idac接近由校准电流源214生成的电荷。虽然图2B示出了使用递减线性搜索确定的校准脉冲宽二分查找、粗/细搜索和/或使用本领域已知的其他搜索方法来调节脉冲宽度控制信号[0034]图3A示出了根据实施方式的脉冲发生器110的示意图，其包括可调节延迟电路的时钟信号clk_del反相以形成反相延迟时钟信号clk_del_b。或门306通过确定时钟信号clk_in和反相时钟信号clk_del_b的逻辑或来在输出clk_fwp处产生RZ脉冲。可以以上面关于图2A和图2B描述的方式经由脉冲宽度控制信号PWSET来调节由可调节延迟电路产生的延迟和在输出clk_fwp处产生的RZ脉冲的脉冲宽度。电路302包括低压差调节器(LDO)电路，该电路具有耦接至多个级联反相器312的电源节点地电源电压Vldo增加时，从时钟信号clk_in到延迟时钟信号clk_del的延迟减少。另一方[0036]在各种实施方式中，可以使用本领域中已知的LDO调节器电路例如由反馈回路控电压只是一种示例实现。在替选实施方式中，可以使用其他可调节电压参考电路代替LDO相延迟时钟信号clk_del_b在时间t2处的时钟信号clk_in的下降沿之前的时间t1处变高。由于时钟信号clk_in和反相延迟时钟信号clk_del_b的交叠生效，或门306的输出clk_fwp在运算放大器406的输出与运算放大器404的输入之间，并且前馈电阻器Rff耦接在运算放[0039]在CT-DSADC400的正常工作期间，通过闭合将第二积分级的运算放大器404的输出耦接至第三积分级的运算放大器406的输入的开关422并且闭合将DAC408的输出耦接至412会将反馈电阻器Rreso断开连接；闭合开关414会将电阻器R2与第二积分级的反馈电容有效地禁用了第二积分级和第三积分级，并且形成了从第一积分级的运算放大器402的输过经由重置信号RESET闭合开关410来重置第一积分级，如上面关于图2A和图2B所描述的。应当理解，图4A中描绘的电路仅是用于实现连续时间滤波器102和在校准期间降低连续时[0042]虽然图2A和图4A的实施方式被配置成在前台(foreground)调节由脉冲发生器110产生的RZ脉冲的脉冲宽度(例如，在CT-DSADC不执行输入信号Vin的转换的时间处执行校时校准由脉冲发生器110产生的RZ脉冲的脉冲宽度。相对于图4B中所示的利用副本电路的CT-DSADC450示出了这样的实施方[0043]CT-DSADC450包括主连续时间delta-sigma调制器，其具有连续时间环路滤波器方式中，副本电流DAC110R和副本脉冲生成电路110R具有与主连续时间delta-sigma调制冲发生器110的校准相同或相似的方式执行对由副本脉冲发生器110R产生的脉冲宽度的校校准控制器208调节脉冲宽度控制信号PWSET直到量化输出QOUTC指示由副本DAC106R产过经由开关464将耦接在运算放大器402C的输入与输出之间的电容器C1C短路来重置积分冲宽度控制信号PWSET的值。由于PWSET还耦接至主连续时间delta-sigma调制器的脉冲发生器110，因此主连续时间delta-sigma调制器的脉冲发生器110可以在正常工作期间用[0044]图5A示出了可以用于实现根据上述各种实施方式的电流DAC106的电流DAC500SW3经由耦接至RZ脉冲信号clk_fwp(或clk生的电流Ip和由电流源晶体管M10产生的电流In绕过电流开关网络506并且流过短路开关SW3电流In从短路开关SW3流到第二共源共栅电流源504的共源共栅节流源502生成的电流Ip和由第二共源共栅电流源生成的电流In因此经由相应的电流源输出电流源晶体管M1的栅极提供偏置电压Vb源504包括电流源晶体管M10和共源共栅晶体管M9。向电流源晶体管M10的栅极提供偏置电压个电流电平。通过经由DAC输入信号Dnp和Dpn接通晶体管M3和M7并且经由DAC输入信号Dpp、Dnn出节点On。通过经由DAC输入信号Dpp和Dnn接通晶体管M4和M6使电流Ip经由晶体管M4被路由到输出节点On，并且使电流In经由晶体管M6被路由到输出节用本领域已知的数字逻辑电路来实现DAC控制压Vcm的限定电压被施加到共源共栅节点n1和n2。在一些实施方式中，可选地使开关SW1和SW2的导通电阻RON_SW1和RON_SW2高于开关SW3的导通电阻RON_SW3，以确保在校准期间节点这些开关每个均可以使用晶体管例如MOSFET或其他类型的晶体管(例如BJT)来实现。在一[0050]由于当施加DAC输入字时没有电流从共源共栅电流源502和504流到电流开关网络中表示为D[n/p/d],[n/p])、RZ脉冲信号clk_fwp以及节点Op和On处的DAC差分输出电流(在图中表示为i(O–O))示出电流DAC500的工作。如图所示，在时间t0处施加制造。虽然本文使用可以使用CMOS技术实现的NMOS和PMOS器件描述了本发明的实施方式，JFET和/或双极结型晶体管BJT来代[0053]图6示出了根据本发明实施方式的操作电流DAC的方法的和M8的栅极来配置电流开关网络506。流DAC输出端的电流开关网络，耦接在第一电源节点与所述电流开关网络之间的第一共源耦接在所述第一共源共栅电流源的第一共源共栅节点与所述第二共源共栅电流源的第二在配置所述电流开关网络之后断开所述短路开关，以使与所述电流DAC输入值成比例的电流流过所述电流DAC输出端；并且在断开所述短路开关之后在预定时间段内闭合所述短路耦接至所述电流开关网络的第一共源共栅晶体管以及在所述第一共源共栅节点处耦接至所述电流开关网络的第二共源共栅晶体管以及在所述第二共源共栅节点处耦接至所述第源与所述第一共模参考电压节点之间的第二接至电流DAC输出端的电流开关网络、耦接在第一电源节点与电流开关网络之间的第一共及耦接在所述第一共源共栅电流源的第一共源共栅节点与所述第二共源共栅电流源的第流DAC的输出电流与参考电流之间的差值进行积分；以及基于所积分的差值来调节所述可过在预定时间段内断开所述短路开关来选通所述电流DAC[0072]示例17.根据示例