CN114649340B 三维存储器元件及其制造方法 （旺宏电子股份有限公司）

号US2019319044A1,2019US2020381450A1,2020.本发明公开了一种三维存储器元件及其制柱设置于基底上且位于栅极堆叠结构中。源极/漏极柱设置于基底上且每个第一环状通道柱中配置有两个源极/漏极柱。每个电荷储存结构设置于对应的栅极层与对应的第一环状通道柱之2多个源极/漏极柱，设置于所述基底上且每个所述第一环状通道柱中配置有两个所述多个电荷储存结构，每个所述电荷储存结构其中多个所述块元中的一个的所述导体层与多个所述块元中的另一个的所述导体层其中，多个所述源极/漏极柱延伸至所述导体层中，以使得多多个虚设栅极堆叠结构，设置于所述基底上且分别多个虚设通道柱，分别位于对应的所述虚设栅极堆叠述导体层中的至少一个通过对应的所述导电柱连接至位于所述基底至所述导体层中以在所述导体层中与嵌入到所述导体层中的多个所述源极/漏极柱的部分在所述导体材料层上形成堆叠结构，所述堆叠结构包括交替在所述堆叠结构中形成多个源极/漏极柱，且每个所述第一环状通道柱中配置有两个对所述堆叠结构进行第一图案化工艺，以形成贯穿所述堆叠结构3在所述水平开口中依序形成电荷储存结构和栅极层，所述其中，多个所述源极/漏极柱延伸至所述导体层中，以使得多形成位于所述图案化堆叠结构和所述导体层中的虚设通道柱，其括第二环状通道柱以及位于所述第二环状通道柱中4用于个人计算机和其他电子设备中。目前业界较常使用的三维存储器包括或非式(NOR)存堆叠结构中。源极/漏极柱设置于基底上且每个第一环状通道柱中配置有两个源极/漏极的导体层与多个所述块元中的另一个的所述导体层隔极堆叠结构设置于基底上且分别配置在各块元的多个区块的排列方向上的[0013]在本发明的一实施例中，三维存储器元件还包括设置于两个所述源极/漏极柱之5[0020]在本发明的一实施例中，栅极层或源极/漏极柱中经由虚设通道柱与位于基底中[0021]在本发明的一实施例中，第一环状通道柱和源极/漏极柱分别延伸至对应的导体67括多个区块B1-B4，而各区块B1-B4可包括设置在基底100上的导体层110、栅极堆叠结构范性实施例示出4个块元T1-T4以及包含于各块元T1-T4中的4个区块B1-B4，然而三维存储[0076]多个块元T1-T4中的至少一个块元的导体层110可与其他块元T1-T4中的导体层110隔离开来(例如其中一个导体层110在结构上和电性上与其他导体层110隔离开来而呈接或整合在一起而形成一块状导体层，而各块元T1-T4中的所述块状导体层可彼此间隔开8[0078]在一些实施例中，多个块元T1-T4中的至少一个块元的导体层110可与其他块元邻的两个区块B1-B4中的导体层110可彼此电性连接在一起，以节省配置为对导体层110施在栅极堆叠结构120的存储单元区CR中。通道柱130在各栅极堆叠结构120的存储单元区CR例中，通道柱130以上视角度来看也可具有其他形状(例如多边形)的轮廓。在一些实施例中，通道柱130于基底100的径向尺寸可小于通道柱130在栅极堆叠结构120中的径向尺寸。injection)、通道热电子(channel-hot-electron)注入或带对带隧穿热载子(band-to-bandtunnelinghotcarrier)注入的操作来说，可使电子或空穴被局部地捕捉在邻近两110中与延伸至导体层110中的通道柱130构成底部寄生晶体管PT，使得两个源极/漏极柱PT的栅极(如图4所示出的栅极线GP)；延伸至导体层110中的介电层DL1可作为底部寄生晶9体管PT的栅介电层；延伸至导体层110中的通道柱130可作为底部寄生晶体管PT的通道层；呈现关闭状态的晶体管或是施加电压而呈现关闭状态的晶伸方向(例如X方向)呈小于90度的夹角(例如45度)，如此可提供上覆于源极/漏极柱140a、极/漏极柱140a、140b有助于降低栅极诱发漏极漏电流(gateinducedrainleakage；实施例中，电荷储存结构150可为氧化物-氮化物-氧化物(ONO)复合层。介电层DL1可作为ONO复合层中邻近通道的氧化物层或者是能隙工程隧穿氧化层(bandgapengineered或是由ONO复合层所构成之隧穿介电层(例如BE-SONOS的隧穿复合层部分)。电荷储存结构150中的电荷储存层(即ONO复合层中的氮化物层)和阻挡层(即ONO复合层中邻近栅极层GL的氧化物层)可位于通道柱130和栅极层GL之间以及栅极层GL冲层的材料例如为介电常数大于7的高介电常数的材料，例如氧化铝(Al2O3)、氧化铪(HfO22O5[0089]在一些实施例中，三维存储器元件10可还包括多个虚设通道柱DVC。虚设通道柱可设置于栅极堆叠结构120的阶梯区SR中，且虚设通道柱DVC可贯穿栅极堆叠结构120并延伸至基底100中，以将栅极堆叠结构120中各栅极层GL的信号连接至位于基底100中的有源极堆叠结构DGS可设置于基底100上且分别配置在各块元T1-T4的相对两侧(例如在多个区他实施例中，各区块B1-B4的导体层110也可分别连接至不同的驱动器160。在一些实施例[0091]在一些实施例中，绝缘层IL3可设置在相邻的两个栅极堆叠结构120之间和/或栅[0092]基于上述，三维存储器元件10可设计成多个块元T1-T4中的至少一个块元的导体其他块元T1-T4中的导体层110和栅极层GL之间所产生的电容和/或导体层110与通道柱130表面与阶梯状堆叠结构115的最顶表面为共平面。绝缘材料层116的材料可包括有机材料、柱开孔DVCH的径向尺寸可大于通道柱开孔130H的径向料层105可作为刻蚀停止层，如此可良好的控制通道柱开口130H和虚设通道柱开孔DVCH的导体材料层105上的绝缘材料层115a和牺牲材料层115b以形成暴露出导体材料层105的开底100的通道柱开口130H和虚设通道柱开孔的介电层DL1上形成介电层DL2，其中介电层DL2未将通道柱开孔130H和虚设通道柱开孔硅的材料，以形成源极/漏极柱140a、140b。每个通道柱130中可配置有两个源极/漏极柱划分为多个图案化堆叠结构117和多个导体层110，以界定出多个块元(如图1所示的块元T1-T4)和各块元中的多个区块(如图1所示的区块B1-B4)并使得导体层110中的至少一个与多个块元T1-T4的沟道T可贯穿堆叠结构115和导体材料层105；而用来在各块元T1-T4中界元T1-T4内的多个区块B1-B4的导体层110可彼此连接或整合在一起而形成一块状导体层构117中的牺牲层SCL的工艺期间，存储单元区CR中的通道柱130和通道柱132中的介电层设栅极堆叠结构DGS可设置在牺牲层SCL未被移除的图案化堆叠结构117的氮化物层和邻近栅极层GL的氧化物层可位于栅极层GL和绝缘层IL1之间。在一些实施例在水平开口SCLH中形成电荷储存结构150和结构DGS以及导体层110且伸至基底100中的导电柱CP，如此可形成包含导电柱CP、介电层的介电层DL1上形成介电层DL2，其中介电层DL2未将通道柱开孔130H和虚设通道柱开孔硅的材料，以形成源极/漏极柱140a、140b。每个通道柱130中可配置有两个源极/漏极柱划分为多个图案化堆叠结构117和多个导体层110，以界定出多个块元(如图1所示的块元T1-T4)和各块元中的多个区块(如图1所示的区块B1-B4)并使得导体层110中的至少一个与堆叠结构DGS可设置在牺牲层SCL未被移除的图案化堆叠结构11述栅极材料层填入水平开口SCLH的中央部分并形成于沟槽T的表面上。然后，通过如回蚀化物-氧化物(ONO)复合层。在介电层DL1可作为ONO复合层中邻近通道的氧化物层的情况柱DVC可用来将导体层110的栅极线GP的信号和/或字线WL及位线BL的信号连接至基底100柱DVC也可设置在虚设栅极堆叠结构DGS的阶梯区SR中并与导体层110电性连接，如此可将导体层110的栅极线GP的信号连接至基底100中故本发明的保护范围当以权利要求所界定的范