CN114816334B 加速单元、相关装置和方法 （阿里巴巴集团控股有限公司）

的运算分配给所述一个或多个数论变换单元和2调度器，用于将待执行同态加密指令中的运算分配给所述指令缓冲器，用于接收控制信号，所述控制信直接存储器访问单元，用于接收所述指令缓冲器发来的访问存储器地储器接口按照所述访问存储器地址取所述待执行同态加密指令数论变换单元或所述一个或多个算术逻辑单3项式系数对来自的一对存储体的索引与所述第四多项式系数对来自的一对存储体的索引第三多项式系数对中的第二系数经第一加法器相加后输入到所述第一多路选通器的第二4多路选通器的第六选通信号选通所述第六多路选通器的第一输入端和第二输入端中的一路选通器的第七选通信号选通所述第七多路选通器的第一输入端和第二输入端中的一路处理单元，用于加载所述待执行同态加密指令，将所述待执行同态加将所述运算所包含的数论变换分配到一个或多个数论变所述运算所包含的算术运算分配到一个或多个算术逻辑单元中的至5[0012]指令译码单元，用于对所述取指令单元取回的所述待执行同态加密指令进行译6模乘运算的组合，将分解成的数论变换分配给所述一个或多个数论变换单元中的至少一系数对来自的一对存储体的索引与所述第三多项式系数对来自的一对存储体的索引相同，且该对存储体中的两个存储体的索引相差M/2；所述第二多项式系数对来自的一对存储体7多项式系数存储子单元或所述第二多项式系数存储子单元的各存储体中排队在同一序号器的输出端连接所述模加器的第一输入端，所述模加器的第二输入端输入第二输入信号，述第七多路选通器的第一输入端和第二输入端中的一路到8[0047]将所述运算所包含的数论变换分配到一个或多个数论变换单元中的至少一个执[0052]图3是根据本公开一个实施例的服务器内部的处理单元和加速单元的内部结构9[0057]图8是根据本公开一个实施例的蝴蝶处理子单元如何在第一多项式系数存储子单图形处理器(GPU)、通用图形处理器(GPGPU)、现场可编程门阵列(FPGA)、专用集成电路[0064]处理单元：在数据中心的服务器中进行传统处理(非用于图像处理和各种深度学自身的调度职能，向加速单元和自身分配需要承担的任务。处理单元可以采用处理单元列。当密文表示为64个多项式系数的多项式时，64个多项式系数就可以分布在8个存储体所有或部分必要的电子电路进行分组的技术。所谓完整的系统一般包括中央处理器(CPU)110为通常为整个数据中心的网络提供一个弹性的[0085]汇聚交换机120和接入交换机130之间通常使用生成树协议(STP，SpanningTree据或密文数据可能分别来自于图1中的另一些服务器140。进行计算的服务器140通过上述[0088]服务器140是数据中心真实的处理设备。图2示出了一个服务器140内部的结构框另外，本公开实施例的加速单元230设计时考虑到对于各种同态加密运算的通用性和总体[0094]取指令单元223用于将要执行的指令从存储器210中搬运到指令寄存器(可以是图3示出的寄存器堆229中的一个用于存放指令的寄存器)中，并接收下一个取指地址或根据[0096]指令发射单元225位于指令译码单元224与指令执行单元226之间，用于指令的调[0097]指令发射单元225将指令发射到指令执行单元226后，指令执行单元226开始执行[0098]现有技术中对同态加密运算进行加速的加速单元230可以采用中央处理单元[0102]该控制信号首先进入加速单元230的指令缓冲器231。指令缓冲器231一方面将待口238按照所述访问存储器地址，从存储器210取出所述待执行同态加密指令需要的数据。译码单元233。指令译码单元233对所述取指令单元232取回的所述待执行同态加密指令进态加密指令包含的所有运算最终都可以分解成由一个或多个数论变换单元235和一个或多各运算分配给一个或多个数论变换单元235和一个或多个算术逻辑单元236中的至少一个个或多个数论变换单元235和一个或多个算术逻辑单元236中的至少一个执行。调度器234内部存储着上述分解的规则。需要的数据和产生的中间数据、算术逻辑单元236进行模加和模乘运算时需要的数据和产器存储不下时，其可以存储在数论变换单元235和算术逻辑单元236共享的共享缓冲器239[0108]数论变换可以看成对多项式环的多项式系数按照同一规项式系数存储子单元2351或第二多项式系数存储子单元2352存储的新的各多项式系数就[0112]第一多项式系数存储子单元2351和第二多项式系数存储子单元2352各包括多个项式系数的个数和存储体的个数可以设置成2的正整数次幂。假设第一多项式系数存储子对中的两个系数取自的存储体隔开较远且能保持相等隔开距离，例如将M个存储体分成前个存储体中取多项式系数形成一个第一多项式系数对，再从前M/2个存储体的第二个存储体和后M/2个存储体的第二个存储体中取多项式系数形成一个第一多项式系数对，以此类而所述第一多项式系数对来自的一对存储体的索引可以与所述第三多项式系数对来自的2354将第一多项式系数存储子单元2351中的存储体B2中的多项式系数和存储体B6中的多的存储体B3和B4中放置的多项式系数来源于第一多项式系数存储子单元2351中的存储体式系数存储子单元2352的存储体B7和B8中放置的多项式系数来源于第一多项式系数存储2352的存储体B1-B8存储的内容实质上分别相当于原第一多项式系数存储子单元2351的存处理后，第一多项式系数存储子单元2351的存储体B1-B8存储的内容实质上分别相当于原2M蝶处理子单元2354)，其在第一蝴蝶处理中从第一多项式系数存储子单元2351中取第一多项式系数对的存储体索引(如上述第一蝴蝶处理将生成的第二多项式系数对放入的第二多项式系数存储子单元2352中的存储体索引(如上B5和B6、第四蝴蝶处理子单元的B7和B8)与在第二蝴蝶处理中将生成的第四多项式系数对放入的第一多项式系数存储子单元2351中的存储体索引保持一致，以缓解布局布线的压第二多项式系数存储子单元2352转置，再由所述蝴蝶处理子单元2354进行log2M次的第一2351或所述第二多项式系数存储子单元2352中排成的阵列的行和列颠倒。原来排成的列行(每个存储体23511中相同序号的多项式系数)作为新阵列的列(存储体23511)。如图8所示，将原第一多项式系数存储子单元2351中存储体B1-8中排队在第一位的多项式系数C0、[0119]进行完转置后，再由所述蝴蝶处理子单元2354进行log2M次的第一蝴蝶处理或第[0122]如图5所示，根据本公开的一个实施例的蝴蝶处理子单元2354包括第一多路选通项式系数对中的第二系数302经第一加法器23545相加后输入到所述第一多路选通器23541的第二输入端(1输入端)，由所述第一多路选通器23541的第一选通信号(SEL的非)选通所述第一输入端和第二输入端中的一路到输出端。所述第二系数302输入到第三多路选通器三多路选通器23543的第一输入端(0输入端)，由第三多路选通器23543的第三选通信号[0124]第一多路选通器23541的输出端输出的信号输入到所述第二多路选通器23546的路选通器23544的第一输入端(0输入端)，由所述第四多路选通器23544的第四选通信号(SEL)选通所述第一输入端和第二输入端中的一路到输出端，作为第通器23543的第一输入端(0输入端)导通，第一多路选通器23541输出的信号为第一系数301，第三多路选通器23543输出的信号为(第二系数302-第一系数301)，经第一乘法器出的信号为第一系数301+积信号＝第一系数301+(第二系数302-第一系数301)×旋转因子号为积信号＝(第二系数302-第一系数301)×旋通器23543的第二输入端(1输入端)导通，第一多路选通器23541输出的信号为(第一系数系数302)＝第二系数302×(旋转因子-1)-第一系数301。该输出[0130]如图6所示，根据本公开一个矢量的算术逻辑单元236包括模加器2363、模乘器路选通器2361的第五选通信号a选通所述第五多路选通器2361的第一输入端(0输入端)和述第六多路选通器2362的第一输入端(0输入端)和第二输入端(1输入端)中的一路到输出第二输入端输入第二输入信号306。模加器2363将第一输入端的输入信号和第二输入端的器2363的输出端连接到第七多路选通器2365的第一输入端(0输入端)，模乘器2364的输出端连接到第七多路选通器2365的第二输入端(1输入端)，由第七多路选通器2365的第七选通信号c选通所述第七多路选通器2365的第一输入端(0输入端)和第二输入端(1输入端)中的两个输入分别是第五多路选通器2361的输出和第二输入306。第五多路选通器2361的输七选通信号c置位成选通第二输入端(1输入端)时，第七多路选通器2365的输出308等于其别是第六多路选通器2362的输出和第三输入307。第六多路选通器2362的输出就等于第六多路选通器2362的第一输入端(0输入端)的第一输入305，因为其第六选通信号b置位成0。2363模加的结果。模加器2363的两个输入分别是第五多路选通器2361的输出和第二输入2364模乘的结果。模乘器2364的两个输入分别是第六多路选通器2362的输出和第三输入多路选通器2361的输出+第二输入306。由于将所述第五选通信号a置位成选通第一输入端[0143]步骤430、将所述运算所包含的数论变换分配到一