CN114974338B 非易失性存储器装置、存储器控制器和存储装置的读方法 （三星电子株式会社）

US2016132256A1,2016.05.12US2020098436A1,2020.OVS读出操作获得的存储器单元的阈值电压的变化信息。响应于由存储器控制器施加的读取命令，对存储器区域执行包括OVS读出操作和主读2第一缓冲存储器，其被配置为存储至少一个变化表，所OVS读出操作获得的连接到所述第一字线的存储器单元响应于由存储器控制器施加的第一读取命令对所述第一存储器区域执行第一读取操作，所述第一读取操作包括响应于所述第一读取命令的第一OVS读出操作和第一主读出操据所述第一OVS读出操作的检测情况来确定反映所述至少一个变化表中包括的变化信息的时提供的变化信息的第一权重高于反映当所述检测情况不是所述边缘情况时提供的变化所述选择逻辑被配置为基于所述第一OVS读出操作的结果来选择所述至少一个变化表中的以其执行所述第一主读出操作的所述第一主读出电平是反映所选择的至少一个变化述第一OVS读出操作的结果来选择性地更新所述至所述控制逻辑还被配置为在完成对所述第一存储器区域的所述第一读基于存储在所述存储器控制器中的历史读取电平表确定的第二读取命令输入到所述第二所述控制逻辑还被配置为以反映该变化信息的读取电平执行9.根据权利要求1所述的非易失性存储器装置，其中，要作的所述第一OVS读出电平具有与所述第一主读出3控制引脚，其被配置为向包括连接到第一字线的第一存储器错误校正电路，其被配置为基于所述控制信号来校正缓冲存储器，其被配置为存储用于对所述至少一个非易失性存其中，所述处理器被配置为输入第一读取命令，所述第一读述至少一个非易失性存储器装置中的至少一个变化表来对所述第一存储器区域执行第一其中，所述多个表包括历史读取电平表，并且所述处理器还被读取操作读取的数据的错误校正成功时更新所述历其中，所述至少一个非易失性存储器装置还包括连接到第二字线的第二存储器区域；第二读取操作的第二读取命令输入到所述至少一个非其中，所述处理器还被配置为将变化标志连同所述第其中，所述变化标志包括通过反映连接到所述第二字线的其中，所述读取命令被配置为调整在所述非易失性存储器装置在至少一个非易失性存储器装置中，响应于从存储所选存储器单元执行第一片上谷搜索(OV提取所选存储器单元的阈值电压的变化信息和包括所选存储器单元的存储器块的劣将所述第一OVS读出操作的结果和所述第一主读出操作的数据输出到所述存储器控制所述至少一个非易失性存储器装置中的至少一个变15.根据权利要求13所述的存储装置的读取方法，还包括通过在终止所述第一读取操4其中，所述变化标志包括用于使用所述至少一个非易失性存它所选存储器单元的阈值电压的变化信息来17.根据权利要求13所述的存储装置的读取方法，还包括在终止所述第一读取操作之5[0002]本申请要求于2021年2月26日在韩国知识产权局提交的韩国专利申请NO.10-[0005]示例实施例提供了一种非易失性存储器装置和包括该非易失性存储器装置的存配置为存储至少一个变化表，所述至少一个变化表包括从所述OVS读出操作获得的连接到读取操作包括响应于所述第一读取命令的第一OVS读出操作和第一主读出操作，所述第一被配置为向包括连接到第一字线的第一存储器区域的至少一个非易失性存储器装置提供6行第一片上谷搜索(OVS)读出操作；提取所选存储器单元的阈值电压的变化信息和包括所电平执行第一主读出操作；以及将所述第一OVS读出操作的结果和所述第一主读出操作的[0015]图6是示出根据示例实施例的在存储装置中根据OVS操作提取读取电平的过程的[0016]图7和图8是示出在一般存储装置的OVS操作中的分布谷的不同读取电平和对应的[0017]图9是示出根据示例实施例的使用存储器控制器中的OVS表校正读取电平的过程[0018]图10A至图10C是示出根据示例实施例的非易失性存储器装置中的根据字线阈值[0019]图11和图12是示出根据示例实施例的使用存储在非易失性存储器装置中的变化7被修改。阈值电压分布的这种变化可能导致读取操作中的错误(例如，不可能进行错误校至少一个非易失性存储器装置(NVM)100和存储器控制器(的闪速存储器装置，而且可以应用于其中电荷存储层由绝缘层形成的电荷捕获闪速(CTF)[0035]根据示例实施例的非易失性存储器装置100可被实施为包括多个存储器块BLK1至[0038]控制逻辑150可以包括OVS电路155。OVS电路155可以被实施为执行片上谷搜索读出操作根据多个发展时间获得X/Y单元计数，并且可以基于获得的X/Y单元计数来确定[0040]OVS电路155可以被实施为储存与OVS读出操作的结果相对应的检测信息OVSDI(检[0041]通常，用于读取操作的最佳读取电平可根据非易失性存储器装置100的劣化而改8[0042]在根据示例实施例的非易失性存储器装置100中，不将相同的读取电平施加到多可以通过使用至少一个变化表180考虑关于多个相应存储器块BLK1至BLKz中包括的字线的字线的阈值电压的变化信息。可以基于根据非易失性存储器装置100的劣化的第一存储器[0044]另一方面，根据示例实施例的非易失性存储器装置100还可选择逻辑190用于基于OVS读出操作的结果来选择至少一个变化表180中的至少一个。选择逻辑190可以根据非易失性存储器装置100的劣化程度来选择用于改变施加到字线的读取100包括具有一个变化表180的第一缓冲存储器时，选择逻辑190可以不同地操作。可替换以通过根据命令锁存使能信号(CLE)或地址锁存使能信号(ALE)在写使能信号(WE)的边沿[0046]此外，存储器控制器200可以包括至少一个处理器(中央处理单元((一个或多个)平补偿单元211可将与执行OVS读出操作的结果相对应的检测信息实时地反映到历史读取9[0049]第二缓冲存储器220可以被实施为易失性存储器(例如，静态随机存取存储器电路230可通过对被提供给非易失性存储器装置100的数据执行错误校正编码来形成添加并输出命令，以便在下一字线读取操作期间考虑在OVS读出操作之后在非易失性存储器装[0057]根据示例实施例的存储装置10可以使用非易失性存储器装置100中包括的至少一易失性存储器装置100还可应用于不包括DR[0061]行解码器120可被实施为响应于地址ADD而选择存储器单元阵列110的存储器块[0062]页缓冲器电路130可以被实施为作为写入驱动器或读出放大器来操作。在编程操作期间，页缓冲器电路130可以将与要被编程的数据相对应的位线电压施加到存储器单元存储在所选存储器单元中的数据。页缓冲器电路130中包括的多个页缓冲器PB1至PBn(n是[0063]多个页缓冲器PB1至PBn中的每一个可以被实施为执行读出和锁存以用于执行OVS每一个可以在控制逻辑150的控制下存储通过多个读出操作读出的数据，并且可以选择任[0064]输入/输出缓冲器电路140可以将外部信号输入到非易失性存储器装置100或将非的数据提供到页缓冲器电路130。例如，输入/输出缓冲器电路140可以将外部提供的命令[0065]控制逻辑150可被实施为响应于从外部源发送的命令CMD来控制行解码器120和页[0066]OVS电路155可以控制页缓冲器电路130和电压发生器160，以用于OVS读出操作。OVS电路155可以控制页缓冲器电路130执行多个读出操作，以识别所选存储器单元的特定路130从多个读出结果中选择并输出最接近分布谷的读[0067]此外，OVS电路155可基于与OVS读出操作相对应的计数结果nC来存储检测信息150还可以包括第一缓冲存储器，该第一缓冲存储器包括一个或多个变化表180-1、...和包括在非易失性存储器装置100中而不是[0069]电压发生器160可以被实施为在控制逻辑150的控制下生成要被施加到相应字线[0070]单元计数器170可以被实施为根据由页缓冲器电路130读出的数据对与特定阈值PB1至PBn的每一个中读出的数据进行处理来对具有在特定阈值电压范围中的阈值电压的[0071]根据示例实施例的非易失性存储器装置100还可以包括用于选择变化表180-[0074]图3是图2中示出的非易失性存储器装置100中包括的多个存储器块BLK1至BLKz之[0076]串选择晶体管SST可连接到对应的串选择线SSL1、SSL2和SSL3。多个存储器单元[0080]主机接口201可以被实施为向主机发送数据包和从主机接收数据包。从主机发送地址映射操作可以是将从主机接收的逻辑地址改变为用于在非易失性存储器装置100中实际存储数据的物理地址的操作。损耗均衡是通过确保非易失性存储器装置100中的块被均块来确保非易失性存储器装置100中的可用[0082]数据包管理器250可根据与主机协商的接口的协议生成数据包或从自主机接收的[0083]加密装置260可以使用对称密钥算法对输入到存储器控制器200的数据执行加密义表(PDT)来执行OVS读出操作。当针对连接到第一字线WL1的存储器单元的读取操作经过[0086]此后，当对连接到下一字线(例如第二字线WL2)的存储器单元执行读取操作时，下一字线的存储器单元的读取操作将失败的可能性[0087]另一方面，根据示例实施例的存储装置10可将OVS读出操作所致的检测信息反映装置100中的包括字线变化信息的变化表VT以及HRT来施加最佳[0088]图6是示出根据示例实施例的在存储装置中根据OVS操作提取读取电平的过程的[0090]根据OVS读出操作的结果信息可以包括字线阈值电压的变化信息和其它劣化信在非易失性存储器装置100中所包括的变化表VT中，并且可以根据示例实施例选择性地更[0091]另一方面，可以通过累加第二读取电平偏移OST_ovst来确定第三读取电平偏移移OST_hrt可以不仅仅通过第一读取电平偏移OST_pdt和第二读取电平偏移OST_ovst的简移OST_ovst中的每一个来确定第三读取电平偏移OST_[0092]图7和图8是示出在一般存储装置的OVS操作中的分布谷的不同读取电平和对应的[0093]如图7所示，可通过多个读出操作来执行用于寻找状态S1和S2的分布谷的OVS操[0094]参照图8，在第一页缓冲器PGB1和第二页缓冲器PGB2中，可以以这样的方式执行一页缓冲器PBG1的每个读出节点的电平和第二页缓冲器PBG2的每个读出节点的电平可以根据存储器单元是导通还是关断基于流到对应位线的电流[0096]如图8所示，第一页缓冲器PBG1中的每一个可以从时间T0到时间T1对读出节点预[0097]第一读出操作可包括在时间T3处执行的锁存器复位(nS)读出操作和在时间T5处执行的锁存器置位(S)读出操作。可以使用第一页缓冲器PGB1中的锁存器复位(nS)读出操二页缓冲器PGB2中的锁存器复位(nS)读出操作和锁存器置位(S)读出操作的单元上计数值单元计数信息来确定与对应于分布谷的最佳读取电平相对应的检测情况(C1至C5中的任何[0098]图9是示出根据示例实施例的使用存储器控制器中的OVS表校正读取电平的过程第三检测情况C3。包括在非易失性存储器装置100(参照图1)中的OVS电路155(参照图1)可[0100]此后，可以将检测信息OVSDI(参照图1)从非易失性存储器装置100输出到存储器中生成对应的读取电平偏移(+20mV)。例如，字线阈值电压的变化信息可以存储在变化表[0101]图10A至图10C是示出根据示例实施例的非易失性存储器装置中的根据字线阈值[0102]图10A至图10C是示出根据示例实施例的非易失性存储器装置100中的OVS读出操[0106]图11和图12是示出根据示例实施例的使用存储在非易失性存储器装置中的变化非易失性存储器装置100可以基于OVS读出操作的结果从一个或多个变化表中选择要被应用于设置读取电压的变化表。例如，可以由包括在非易失性存储器装置100中的选择逻辑度像如图10C所示的OVS读出操作的结果一样显著时，选择逻辑190可以选择图11所示的变[0112]一起参照图1至图12，根据示例实施例的存储装置10的读取操作可以如图13中所易失性存储器装置100(参照图1)可以根据被激活的OVS模式执行读取重试操作。在这种情可以通过将非易失性存储器装置100中包括的变化表VT的变化信息、以及关于存储器控制来确定主读出电平。根据所确定的主读出电平，可以对所选存储器单元执行主读出操作[0117]另一方面，当主读出操作失败时，可以执行片外谷搜索操作以用于数据恢复[0120]图14是示出根据示例实施例的图13中所示的存储装置的读取方法的修改实施例线阈值电压的变化信息，并且可以通过使用所提取的变化信息来确定是否更新变化表VT[0122]图15A至图15C可以是示出在第一状态R1中用于第一检测情况至第五检测情况的读取电平偏移的示图。作为示例，图15A可以是包括用于存储器块的块读取电平偏移的15B和图15C可以分别对应于图12和图11的[0124]图16A至图16C可以是示出当OVS读出操作结果对应于第二检测情况时根据示例实[0125]参照图16A和图16B，可以以2V的默认读取电平执行对第一字线WL1的正常读取操于通过OVS读出操作获得的单元计数值来导出该对应于第二检测情况的情况。一起参照图字线WL2。然而，由于变化表VT被包括在非易失性存储器装置100中并且无法被反映在HRT[0127]根据示例实施例的存储装置10可以被配置为与输入到非易失性存储器装置100的化标志解决变化表VT没有被反映在HRT中的问题，并且可以以1.95V执行对第二字线WL2的[0129]图17A至图17C可以是示出当OVS读出操作结果对应于第一检测情况时根据示例实[0130]因此，用于对第一字线WL1和第二字线WL2执行读取操作的最佳读取电平可以是[0133]一起参照图1至图17，可以如图18中所示进行根据示例实施例的存储装置10的读过OVS读出操作来设置另一最佳读取电平，并且可以使用所设置的该另一最佳读取电平来[0138]存储器控制器CNTL可以根据OVS防御代码的输入向非易失性存储器装置NVM发送第一读取命令(S10)。非易失性存储器装置NVM可以响应于第一读取命令执行第一读取操非易失性存储器装置NVM可以通过第一OVS读出操[0139]在根据示例实施例的存储装置10中，非易失性存储器装置NVM可以使用获得的检测信息和变化表VT将默认读取电平改变为用于执行第一主读出操作的读取电平(S12)。然而，实施例不限于此，并且非易失性存储器装置NVM可以通过一起使用OVST来改变读取电非易失性存储器装置NVM可以响应于特定命令将与作为第一OVS读出操作的结果的检测情[0143]基于存储在存储器控制器CNTL中的HRT，用于对第二存储器区域执行第二读取操变化标志反映变化表VT，可以将基于未反映第二字线阈值电压的变化信息的HRT的读取电平改变为最佳第二读取电平，并且可以以最佳第二读取电平执行第二读取操作(S20)。此后，可以将在第二读取操作中读取的第二读取数据和检测信息发送到存储器控制器CNTL[0146]一起参照图1至图19，可以如图20中所示进行根据示例实施例的存储装置10的读读取操作、并将与所确定的操作相对应的正常/历史读取命令发送到非易失性存储器装置(S33)。在没有错误或错误可校正的情况下，可将读取的数据或校正后的器装置100发送读取重试命令(S34-2)。非易失性存储器装置100可以响应于读取重试命令200可将特定命令发送至非易失性存储器装置100以获得具有读取电平信息的读取重试信[0151]另一方面，存储器控制器200可通过使用读取重试信息来最终更新历史读取电平的读取请求时(S41)，存储器控制器200可以向非易失性存储器装置100发送使用在历史读控制OVS防御代码的人工智能处理器212。人工智能处理器212可以使用基于机器学习的计非易失性存储器装置100a中包括的OVS电路155来确定阈值电压的储器系统30可以被实施为继续进行如图1至图21中所述的OV器装置NVM11至NVMmn中的每一个可以通过相应的方式连接到多个通道CH1至CHm中的一个。非易失性存储器装置NVM21至NVM2n可以通过线路W21至W2n连接到第二通道CH2。在示例实控制器200b的单独命令而操作的任意存储器单元。例如，非易失性存储器装置NVM11至[0158]存储器控制器200b可以通过多个通道CH1至CHm向存储器装置100b发送信号/从存储器装置100b接收信号。例如，存储器控制器200b可以通过通道CH1至CHm将命令CMDa至CH1至CHm从存储器装置100b接收数据DATA[0159]存储器控制器200b可以通过每个通道选择连接到相应通道的非易失性存储器装置中的一个，并且可以向所选非易失性存储器装置发送信号/从所选非易失性存储器装置接收信号。例如，存储器控制器200b可以从连接到第一通道CH1的非易失性存储器装置NVM11至NVM1n之中选择非易失性存储器装置NVM11。存储器控制器200b可以通过第一通道从所选非易失性存储器装置NVM11接收数据[0160]存储器控制器200b可以通过不同的通道并行地向存储器装置100b发送信号/从存器控制器200b可在通过第一通道CH1从存储器装置100b接收数据DATAa的同时通过第二通道CH2从存储器装置100b接收数据DAT将信号发送到通道CH1至CHm，以控制连接到通道CH1至CHm的非易失性存储器装置NVM11至[0162]非易失性存储器装置NVM11至NVMmn中的每一个可以在存储器控制器200b的控制到存储器控制器200b。[0163]图22示出了存储器装置100b通过m个通道与存储器控制器200b通信，并且存储器到一个通道的非易失性存储器装置的数量可[0168]主处理器1100可以包括至少一个CPU核心1110，并且还包括被配置为控制存储器[0169]存储器1200a和1200b可以用作电子装置1000的主存储器装置。尽管存储器1200a和1200b中的每一个可包括易失性存储器，诸如静态随机存取存储器(SRAM)和/或动态RAM相变RAM(PRAM)和/或电阻式RAM(RRAM)。可以在与主处理器1100相同的封装件中实施存储[0170]存储装置1300a和1300b可以用作被配置为不管是否向其供电都存储数据的非易失性存储器装置，并且具有比存储器1200a和1200b更大的存储容量。存储装置1300a和1300b可以分别包括存储存储器控制器1310a和1310b，以及在存储存储器控制器1310a和[0171]存储装置1300a和1300b可以与主处理器1100物理分离并且被包括在电子装置置1300a和1300b可以具有固态装置(SSD)或存储卡的类型，并且通过诸如将在下面描述的[0175]通信装置1440可以根据各种通信协议在电子装置1000外部的其它装置之间发送[0176]