CN115114199B 一种数据传输配置方法、装置、电子设备和存储介质 （腾讯科技（深圳）有限公司）

US2007008791A1,200目标写数据和目标写校验数据进行采样校验后标值变更为第二目标值时，各自对应的延迟参2接收所述接收端返回的校验结果，所述校验结果是所述接分别通过调整所述各第二比特位各自的传输延迟，确定基于所述目标写校验数据中各第二比特位各自对应的延迟参数所述分别通过调整所述各第二比特位各自的传输延迟，确定所对于一个第二比特位，逐步上调所述一个第二比特位对应的逐步下调所述一个第二比特位对应的传输延迟，将所述校验结3.如权利要求1或2所述的方法，其特征在于所述基于所述目标写校验数据中各第二比特位各自对应的延迟参数，分别根据所述各第二比特位各自对应的待上调延迟参数和所述待下调延迟参数的平若根据所述中间传输延迟传输所述目标写校验数据时，对应的所将所述待传输写校验数据设置为按照所述目标传输延所述分别根据所述各第二比特位各自对应的待上调延迟参数和所述待下调延迟参数3对于一个第二比特位，确定所述一个第二比特位对应的待上调延迟参数和所述将所述一个第二比特位对应的传输延迟按照所述平均值，进行若根据所述中间传输延迟传输所述目标写校验数据时，对应的所对于一个目标第二比特位，将所述一个目标第二比特对应的待上调整按照所述调整步长，继续调整所述一个目标第二比特位的传输延若所述接收端返回的所述校验结果的各第一比特位中存在第二所述目标写数据和所述目标写校验数据为固定校验正确的数据，所述将所述目标写校验数据输入延迟控制电路，所述延迟控制电路对于一个第二比特位，通过调整所述一个第二比特位在对应的延迟单通过步进计数器控制所述延迟单元组中，用于输出所述一个第二4第一传输单元，用于向接收端发送待写入的目标写数据，和第二传输单元，用于接收所述接收端返回的校验结果，所述果的各第一比特位与所述目标写校验数据的各第调整单元，用于分别通过调整所述各第二比特位各自的传配置单元，用于基于所述目标写校验数据中各第二比特位各自对于一个第二比特位，逐步上调所述一个第二比特位对应的逐步下调所述一个第二比特位对应的传输延迟，将所述校验结电子设备上运行时，所述计算机程序用于使所述电子设备执行权利要求1～10中任一所述5持双向数据总线奇偶校验为(DQParity)的校验功能的命令与地址总线奇偶校验(Parity率下，写Parity校验数据(可简称写校验数据)的传输和数据采样容易受工艺电压温度(ProcessVoltageTemperature，PVT)的环境变化，以及信号间串扰等的影响，导致写6验结果的各第一比特位与所述目标写校验数据的各第二比特位标值为相应第二比特位预期采样错误时的校验[0015]配置单元，用于基于所述目标写校验数据中各第二比特[0018]分别根据所述各第二比特位各自对应的待上调延迟参数和所述待下调延迟参数7[0043]本申请实施例提供一种计算机程序产品，所述计算机程8[0048]图1为本申请实施例中的一种发送端向接收端发起一次写操作的一个可选的示意9还可进一步包括数据总线翻转(DataBusInversion，DBI)信号和数据掩码(DataMask，据，其中，目标写数据指在HBM芯片初始工作前的PAR管脚训练阶段，需要写入接收端HBM[0081]突发(burst)信号：突发是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输所涉及到存储单元(列)的数量就是突发长度(SDRAM)，简称BL(burst进行编程控制的参数，该参数反应了写校验数据PAR信号与相关的写数据信号之间的延迟种HBMHost向HBMDRAM发起一次写操作的一个可选的示意图，HBMHost会先在R指令上先[0087]需要说明的是，WL参数反应了写数据信号与相关的写指令PL参数反应了PAR信号与相关的写数据信号之间的延迟周期数。其中，图1是以PL＝0为例[0088]HBMDRAM接收到来自HBMHost的写指令后，接收到来自HBMHost写入的数据和举的以上几种情况均会导致写校验数据的采样质。由于本申请在HBM芯片开始初始工作前，采用对写校验数据的传输延迟进行调整的方标写数据和所述目标写校验数据进行采样后，通过目标写校验数据对目标写数据进行校[0096]如图3所示，其为本申请实施例的应用场景示意图。该应用场景图中包括发送端[0108]具体地，HBMDRAM的单通道的写数据以及写Parity校验样校验后获得的，该校验结果的各第一比特位与目标写校验数据的各第二比特位一一对据)一起写入到HBMDRAM中，HBMDRAM将采用WDQS信号作为采样写数据以及写校验数据的相应的校验结果。本申请中以DERR表示校验结果，数据位宽为4位，即HBMDRAM需向HBM[0132]在本申请实施例中，主要是以DQ、DBI和DM都参与Parity运算为例进行详细说明位的目标写校验数据能够正确采样，基于正确的目标写校验数据对目标写数据进行校验目标写校验数据采样错误的情况下，基于错误的目标写校验数据对目标写数据进行校验等命令，同时还确定在MODEREGISTERSET命令下要访问哪个模式寄存器。CA表示列地址而，可在写PAR的传输路径上针对每个写PAR的bit添加用于调整该bit路径延迟的延迟电[0158]如图7所示，其为本申请实施例中的一种写PAR路径延迟Counter)可以用于控制写PAR的各bit的数值从某一个抽头出口中接出，因而，通过Step号之间的延迟周期数，可配置为0～3个CK_c周期。该内容由HBM的模式寄存器4(Mode[0173]具体地，HBM在写数据过程中，需要将PAR数据随DQ一起写入到HBMDRAM中，HBM续DERR错误出现的情形，DERR信号会在HBMDRAM采样到PAR校验错误后的tPARDQ时间延迟[0181]本申请实施例中的写PAR训练算法共包含两个阶段完成：阶段一：Perbit对齐至每个bit的PAR数据高电平窗口内部[0188]如图11所示，其为本申请实施例中的一种目标写校验数电平窗口内的非边缘位置时，HBMDRAM基于WDQS可对目标写校验数据进行正确采样(这里采样沿位于目标写校验数据的高电平窗口内的中心位置时采样最为准确(例如图2A所示)，为0(第二目标值)，此时写PAR的bit的状态记作phase1，记录该StepCounter的值为R_由第一目标值变更为第二目标值时，对应的传输延迟作为该第二比特位的待下调延迟参的值为L_CNT，即表示通过减小该bit目标写校验数据的传输延迟，使PARbit0提前到达，达到采样信号的采样时钟边沿和写校验数据的高电平中心[0201]具体地，可通过下调HBM的工作频率来实现(目标写校验数据的传输频率同HBM的(R_CNT0+L_CNT0)/2，PARbit1的电路延迟在初始状态的基础上增加(R_CNT1+L_CNT1)/2，PARbit2的电路延迟在初始状态的基础上增加(R_CNT2+L_CNT2)/2，PARbit3的电路延迟在初始状态的基础上增加(R_CNT3+L_Cbit3对齐至WDQS的同一采样沿，即图14中的采样沿1，而PARbit2对齐至WDQS的另一采样第二比特位(即PARbit2)的延迟参数(R_CNT2和L_CNT2)对相应的传输延迟再次进行调整，可选的实施方式为，对于采样值为0的bit的路径进行移动(即对目标第二比特位的传输延目标第二比特位对应的中间传输延迟的基础上，继续调整该目标第二比特位的传输延迟，路延迟为在初始状态的基础上减少(R_CNT2+L_CNT2)/2，而其他三个比特位的电路延迟则就需要先对bit0的传输延迟继续调整并进行全读，在将bit0对应的校验结果调整为1以后[0231]基于上述实施方式，可在HBM芯片bringup初始工作前，采用本申请的机制对写器可以手动配置Stepcounter的数值，且可以配置Host发送写命令及其写数据和写PAR数由于本申请支持软件配置的单步写PAR训练，因此也可以由软件单独配置完成对整个芯片[0238]配置单元1504，用于基于目标写校验数据中各第二比特[0246]分别根据各第二比特位各自对应的待上调延迟参数和待存在第二目标值，则根据各目标第二比特位的延迟参数对相应的传输延迟再次进行调整，[0263]目标写数据和目标写校验数据为固定校验正确的数据，第一目标值表示校验正[0269]通过步进计数器控制延迟单元组中，用于输出一个第二比特位的抽头接口的选[0270]由于本申请在HBM芯片开始初始工作前，采用对写校验数据的传输延迟进行调整验结果的正确与否；在校验结果中相应的第一比特位由第一目标值变更为第二目标值时，实施本申请时可以把各模块(或单元)的功能在同一个[0274]与上述方法实施例基于同一发明构思，本申请实施例中还提供了一种电子设以是非易失性存储器(non-volatilememory)，例如只读存储器，快闪存储器(flash1601是能够用于携带或存储具有指令或数据结构形式的期望的计算机程序并能够由计算[0277]处理器1602，可以包括一个或多个中央处理单元(centralprocessingunit，[0282]下面参照图17来描述根据本申请的这种实施方式的计算装置170。图17的计算装括存储单元172和处理单元171)的总[0286]存储单元172还可以包括具有一组(至少一个)程序模块1724的程序/实用工具可与一个或者多个使得用户能与计算装置170交互的设备通信，和/或与使得该计算装置170能与一个或多个其它计算装置进行通信的任何设备(例如路由器、调制解调器等等)通配器176与一个或者多个网络(例如局域网(LAN)，广序用于使电子设备执行本说明书上述描述的根据本申请各种示例性实施方式的数据传输[0290]本申请的实施方式的程序产品可以采用便携式紧凑盘只读存储器(CD-ROM)并包号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，[0292]可读介质上包含的计算机程序可以用任何适当的介质传输，包括但不限于无线、[0293]可以以一种或多种程序设计语言的任意组合来编写用于执行本申请操作的计算及远程电子设备的情形中，远程电子设备可以通过任意种类的网络包括局域网(LAN)或广现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定[0298]这些计算机程序命令也可存储在能引导计算机或其他可编程数据处理设备以特令装置的制造品，该命令装置实现在流程图一个流程或多个流程和/或方框图一个方框或