电大电工电子技术第10章触发器与时序电路

26七月2026电大电工电子技术第10章触发器与时序电路时序逻辑电路（简称时序电路）的特点是：任意时刻的输出信号（称为次态）不仅取决于该时刻的输入信号，而且还取决于电路原来的状态（称为初态），即与以前的输入信号有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。如触发器，寄存器，计数器和移位寄存器等7/26/202610.1常用触发器10.1.2基本RS触发器的描述方法10.1.3JK触发器10.1.4JK触发器的描述方法10.1.1RS触发器10.1.5D触发器10.1.6D触发器的描述方法7/26/2026两个输出分别记

;QQ、10.1.1RS触发器

特点：电路组成两个输入分别记为。SR、1）两个输出端Q、Q的状态相反；2）具有两个稳定状态：一个称之0态（Q=0，Q=1）一个称之1态（Q=1，

Q=0）3）若外加适当的信号，能实现两种稳态的相互转换。两个与非门组成，输出输入交叉连接。S、R均是低电平有效。10两输入端&QQ.G1&.G2SDRD两输出端7/26/2026两互补输出端两输入端&QQ.G1&.G2SDRD正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线7/26/202601设原态为“0”态011100翻转为“1”态SD=0，RD=1QQ.G1&.&G2SDRD（1）置位功能，即输入端S的含义是“置位端”，R的含义是“复位端”7/26/2026设原态为“1”态0110001触发器保持“1”态不变置位1结论:不论触发器原来为何种状态，当SD=0，

RD=1时，

将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD7/26/2026触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态1010QQ.G1&.&G2SDRDSD=1，RD=0（1）复位功能，即7/26/2026设原态为“0”态1001110触发器保持“0”态不变复位0结论:不论触发器原来为何种状态，当SD=1，

RD=0时，

将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD7/26/202611设原态为“0”态010011保持为“0”态QQ.G1&.&G2SDRD

SD=1，RD=1（3）保持功能，即7/26/2026设原态为“1”态1110001触发器保持“1”态不变1当SD=1，

RD=1时，触发器保持原来的状态，

即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD7/26/2026110011111110若G1先翻转，则触发器为“0”态“1”态

当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转SD=0，RD=0（4）保持功能，即7/26/202610.1.2基本RS触发器的描述方法将触发器的初态标记为Qn、次态标记为Qn+1。方法一：功能表描述方法RSRS初态Qn次态Qn+1说明0011无关1无意义1001无关1置位0110无关0复位1100QnQn保持7/26/2026方法二：特性方程结合方法一的表格内的各个数值，利用特征方程代入各个数值即可方法三：状态图描述法01R=S=01R=S=10R=S=×0R=S=0×0、1两个圆圈为初态；箭头表示初态转化为次态的方向，R、S为输入值，是转换条件7/26/2026（1）置位功能：若初态为0，当S＝1，R＝0时，次态为1（2）复位功能：若初态为1，当S＝0，R＝1时，次态为0（3）保持功能：当初态为0时，如果S＝0，R无论是1或0。次态仍然为0。当初态为1时，如果R=0，S无论是1或0。次态仍然为1。总结：RS触发器的动作特点为，初态为0时，若S=1，次态由0置位成1；若S=0，次态保持0。（记忆为“0看S”）初态为1时，若R=1，次态由1复位成0；若R=0，次态保持0。（记忆为“1看R”）7/26/2026在多触发器构成的数字系统中，在协调工作时，需设计一个控制信号，称为时钟或使能信号E，对基本RS触发器，增加两个与非门，使能信号E即构成门控RS触发器。如图所示：ESER从逻辑图得知：当E=1时，实现基本RS触发器功能，当E=0时，因两输入为低电位执行保持功能，触发器被锁住。输出状态不变，故又称它为RS锁存器。7/26/2026例10.17/26/202610.1.3JK触发器JK触发器功能真值表KCPJQ1J1KQC1JK触发器符号下面主要根据其真值表来描述其逻辑功能。脉冲输入段CP低电位有效，符号中用小圆圈表示7/26/20261.置位功能：当J=1，K为任意状态时，置位端J高电位有效，实现置位功能，即Q=1,Q=0。2.复位功能：当J=任意值，K＝1时，复位端K高电位有效，实现复位功能，即Q=0,Q=1。3.保持功能：当J=0，K＝0时，两输入端均处于无效高电位状态，电路输出状态保持不变。4.翻转功能：当J=1，K=1时，两输入端均处于有效高电位状态，实现翻转功能，即Qn＋1＝Qn。将JK触发器的JK连接在一起，称为输入端T，则构成T触发器。7/26/202610.1.4JK触发器的描述方法将触发器的初态标记为Qn、次态标记为Qn+1。方法一：功能表描述方法JKQn+1说明00Qn保持100置0011复111Qn翻转7/26/2026方法二：特性方程结合方法一的表格内的各个数值，利用特征方程代入各个数值即可容易理解方法三：状态图描述法01J=K=1×J=K=×1J=K=0×J=K=×07/26/2026（1）置位功能：初态为0时，当J＝1，K为任意值时，次态为1（2）复位功能：初态为1时，当J为任意值，R＝1时，次态为0（3）保持功能：当初态为0时，如果J＝0，K无论是1或0。次态仍然为0。当初态为1时，如果K=0，J无论是1或0。次态仍然为1。总结：JK触发器的动作特点为，初态为0时，应注意置位端J，若J为1，次态由0置位为1；若J=0，次态保持0。（记忆为“0看J”）初态为1时，应注意复位端K，若K为1，次态由1复位为0；若K=0，次态保持1。（记忆为“1看K”）7/26/2026JK触发器根据内部电路结构，可分为主从型和边沿型，具有不同的动作特点。主从型：时钟CP上升沿到来前一刻瞬间，J，K接收输入，并要求CP=1期间，输入状态保持不稳定。时钟下降沿到来后产生输出，称为电位触发型方式。边沿型：负边沿型：时钟CP下降沿到来前一刻瞬间，J，K接收输入，CP下降沿到来后产生输出。正边沿型：时钟CP上升沿到来前一刻瞬间，J，K接收输入，CP上升沿到来后产生输出。7/26/2026例10.2例10.27/26/202610.1.5D触发器逻辑符号DCPQQ1DC1脉冲输入端CP高电位有效，即CP由低电位跳变至高电位时，触发器接收输入端信号D。下面具体描述逻辑功能。置位功能：当D＝1时，实现置位（置1）功能，即Q=1、Q＝0复位功能：当D＝0时，实现复位（置0）功能，即Q=0、Q＝17/26/202610.1.6D触发器的描述方法将触发器的初态标记为Qn、次态标记为Qn+1。方法一：功能表描述方法DQn+1说明00置011置1方法二：特性方程D＝1时，实现置位功能D＝0时，实现复位功能7/26/2026方法三：状态图描述法D=1D=01D=10D=07/26/202610.2时序电路的分析方法时序电路按时钟CP对每个触发器的连接方式,分为同步、异步时序电路两种。时序逻辑电路的分析，就是根据给定的时序逻辑电路图，找出该时序逻辑电路在输入信号及时钟信号作用下，电路的状态及输出的变化规律，从而了解该时序逻辑电路的逻辑功能。同步时序电路，其内部触发器公用同一个时钟CP，按CP的节拍同时动作。异步时序电路，其内部各触发器的时钟信号不是同一个，个触发器按各自的时钟动作。7/26/2026例10.37/26/2026对于Q1波：由图知道，触发器的输出在每个时钟下降沿发生翻转。对于Q2波：

在时刻A，Q2初态为0。按J,K触发器“0看J”的规则，由于J=Q1=0，故Q2在CP下降沿到来后仍保持为0不变。时刻B：Q2初态为0。由于J=Q1=0，故Q2在CP下降沿到来后由0翻转为1。时刻C：Q2初态为1。按J,K触发器“1看K”的规则，由于K=Q1=0，故Q2在CP下降沿到来后仍保持为1不变时刻D：Q2初态为1。由于K=Q1=0，故Q2在CP下降沿到来后由1翻转为0。7/26/2026根据波形图，还可以绘出Q2Q1的状态图，表示在时钟作用下Q2Q1的变化过程。Q2Q1000111107/26/202610.3寄存器

寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。按功能分数码寄存器移位寄存器单向移位寄存器双向移位寄存器本节重点介绍四位双向通用移位寄存器7/26/202674194－－－4位双向移位寄存器74194功能表AQBQSDCBACQDQ74194SCLRCLK∧01SLSERSRSER逻辑符号74194－－－4位双向移位寄存器74194－－－4位双向移位寄存器74194是正边沿型触发器7/26/2026功能表介绍逻辑功能功能表

第一行：当清零端CLR有效时，无论其他输入端是什么状态，输出端清零。第二行、第三行：时钟CLK为低电位或模式信号S1S2＝LL=00时，执行保持功能，即输出输入端状态不变。

第四行：模式信号S1S2＝LL=11，在时钟CLK上升沿，执行并行输入功能。设四输入信号为DCBA＝dcba，则输出为QDQCQBQA=DCBA=dcba

第五行：模式信号S1S2＝HL=10，在时钟CLK上升沿，执行左移输入功能。若左移输入信号为SLSER＝H=1，则输出为HQCQBQA。若左移输入信号为SLSER＝L=0，则输出为LQCQBQD。

第六行：模式信号S1S2＝LH=O1，在时钟CLK上升沿，执行右移输入功能。若左移输入信号为SLSER＝H=1，则输出为QDQCQBH。若左移输入信号为SLSER＝L=0，则输出为QDQCQBL。7/26/2026例10.47/26/2026在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个闭合环，闭合环循环一次所需要的时钟脉冲的个数称为计数器的模值M。由n个触发器构成的计数器，其模值M一般应满足2n-1＜M≤2n。10.4计数器计数器有许多不同的类型：①按时钟控制方式来分，有异步、同步两大类；②按计数过程中数值的增减来分，有加法、减法、可逆计数器三类；③按模值来分，有二进制、十进值和任意进制计数器。7/26/202674161计数器74161功能表

ENT

ENP

CLK

74LS161

QAQBQC

QD逻辑功能示意图

CLRAB

CD

C

LD

>

二进制逻辑框图7/26/2026

第一行：当清零端为的电位有效状态时，无论其他输入端时什么状态，输出被清零。

第二行：置数端为低电位有效状态，在时钟的上升沿，输出被置数为输入，即QDQCQBQA＝DCBA

第三行、第四行：两控制端ENP,ENT只要有一个处于无效低电位状态，则计数器输出不会发生变化。为计数保持状态。第五行：两控制端ENP、ENT均处于高电位有效状态，时钟的上升沿，输出按状态图完成16个计数状态。功能表计数器的16个计数状态图0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111→0000可见，加法计数器是按照二进制加法进行的。7/26/20267/26/20267/26/202610.5脉冲波形的产生与整形555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。555定时器在工业控制、定时、检测、报警等方面有广泛应用。10.5.1脉冲产生与整形的常用电路555定时器时序电路工作是所需要的时钟信号（CP或者CLK表示），定义为周期性的矩形脉冲，简称脉冲。7/26/2026RESETCOUTTHRESRTIGOUTDISCVCCGND45628137逻辑框图接地端低电位置位端输出端复位端电源端放电端高电位复位端电位控制端12348765引脚功能图1脚接地，8脚接4.5-16V电源，5脚为电位控制端，通常为直接或接一个小电容接地。这三管脚为固定连接方式。3脚为输出端，四脚为复位端（当其处于低电位时，输出端被复位成低电位）。重点看2脚（低电位置位端），6脚（高电位复位端），7脚（放电端）下面分析过程：电源电压E7/26/20261.当2脚为低电位时（低于1/3E），输出端被置为成高电位。1，7脚相当于开路。2.当6脚为高电位时（高于2/3E），同时2脚也不时低电位，输出端被置为低电位。0，7与地连通。

注意：2脚优先级高于6脚，即当2脚为地电位时，首先执行2脚置位功能。3.当不满足2脚为低电位，6脚为高电位的条件时，输出功能保持不变。要点：555电路输出端3输出为高电位时，7脚相当于开路，输出端3为低电位时，7脚相当于与地接通。7/26/202610.5.2脉冲产生电路48562713+UCCuO.uC..CR1R2tp1tp22/3UCC1/3UCCRD=1SD=0Q=1Q=0T截止Q=0Q=1T导通RD=0SD=1tp1=(R1+R2)Cln2=0.7(R1+R2)Ctp2=R2Cln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通电源C充电C放电uCtOuOtO电容充电过程电容放电过程10.5.2脉冲产生电路7/26/2026555振荡电路的结构的特点：2，6脚连接在一起，再与定时电容C相连接。放电端7脚连接至电阻R1和R2的中点，电路无需外加输出信号。电路的振荡周期公式为：T=tp1+tp2=0.7(R1+2R2)C要点：7/26