CN116246963B 一种可重构3d芯片及其集成方法 （北京清微智能科技有限公司）

本发明公开了一种可重构3D芯片及其集成将可重构逻辑晶圆的信号IO和存储器晶圆的信号IO连接在一起；将键合堆叠后的芯片进行切2对所述可重构3D芯片的可重构计算逻辑芯片进行半导体制造，得到未经切根据所述可重构3D芯片的架构，将所述可重构逻辑晶圆与存储器对所述可重构3D芯片的可重构计算逻辑芯片进行半导体制造，得到未经切根据所述可重构3D芯片的架构，进行所述可重构3D芯片的逻辑综合，得根据所述门级网表对所述可重构3D芯片的可重构计算逻辑芯片进行根据所述GDS文件，对所述可重构计算逻辑芯片的GDS经半导体制根据所述可重构3D芯片架构的混合键合规则确定所述可重构计算逻辑芯片的混合键根据所述混合键合方案，将所述可重构逻辑晶圆与存储器晶圆采用3.一种通过权利要求1_2任意一项所述的可重构3D芯片的集成方法得到的可重构3D芯所述存储器芯粒包括多个存储器单元，所述可重构计算芯粒的每一34据在运算器和存储器之间的多少和数据在传输路径上消耗的时间会直接影响芯片的性能。集成将存储芯粒和计算芯粒在一块硅基板上互联，虽然相比于PCB板级互联极大的减少了5术面对面键合在一起，并将可重构逻辑晶圆的信号IO和存储器晶圆的信号IO连接在一起，[0017]根据可重构3D芯片架构的混合键合规则确定可重构计算逻辑芯片的混合键合方[0027]从而，本发明提供一种将DRAM颗粒和可重构计算芯粒3维集成可重构3D芯片的方[0030]图2是本发明一示例性实施例提供的可重构计算芯粒与存储器芯粒堆叠形成3D芯[0032]图4是本发明一示例性实施例提供的存储器芯粒与可重构计算芯粒三维集成示意67[0046]图1是本发明第一方面所述的可重构处理芯片的集成方法的流程示意图。本实施术面对面键合在一起，并将可重构逻辑晶圆的信号IO和存储器晶圆的信号IO连接在一起，[0059]根据可重构3D芯片架构的混合键合规则确定可重构计算逻辑芯片的混合键合方[0061]具体地，参考图2所示，示出了可重构芯粒与DRAM芯粒键合形成3D芯片的设计流算逻辑芯片的GDS文件和根据混合键规则确定的混合键合设计方案，保证逻辑晶圆与DRAM晶圆之间的键合位置关系的正确性。可重构计算逻辑芯片的GDS经半导体制造得到未经切8[0066]本发明提出一种将DRAM颗粒和可重构计算芯粒3维集成的方法。可重构计算芯粒计算模式能够大幅减少外部存储器的访问，从而减少访存带宽依赖，更不容易出现访存瓶可以直接节省大量的片上SRAM布置。单颗可重构计算芯粒片上包含32个可重构计算核心，是基于指令驱动的，计算芯片上的宝贵面积大量地消耗在指令相关的处理和调度上，造成计算资源紧张，同时其单指令多线程(SIMT)的计算模式在处理稀疏化数据集、通用计算和其高密度计算单元阵列和灵活的可编程片上互联网络，能够实现比GPGPU更高的计算资源可重构计算架构完全消除了指令开销，其通过动态配置信息驱动任务执行。被加速的程序代码可以通过可重构编译器转化为可重构计算任务配置，配置信息驱动整个阵列以类似艺面积下，可重构计算架构的计算性能是英伟达GPU的两倍以上，计算能效能达到十倍以上。9[0076]具体地，本发明提出一种将DRAM颗粒和可重构计算芯粒3维集成得到的可重构3D之间的数据交互都是通过全局存储器进行，计算性能容易受到存储器带宽和延时的限制；本发明采用的可重构计算架构是数据流计算模式，支持计算单元之间直接进行数据传递，[0077]本发明提出将DRAM芯粒与可重构通过三维堆叠的方式集成为一个完整芯片的方过硅通孔(TSV)实现信号相互连接。可重构计算芯粒的一个PE可以直接对应顶层DRAM的部[0079](1)DRAM芯粒与可重构芯粒三维集成，使存储器与计算单元的物理距离缩小到微能够为可重构计算芯粒提供更强的访存性能，因此可重构片上的存储器空间可以大幅减