数字逻辑与电路设计（新形态版） 教案全套 刘雪洁

数字逻辑--教案课程名称：数字逻辑课程类型学科基础课、必修授课时间教学内容知识单元1：数字硬件基础（2学时）教学目标及要求知识目标：（1）了解数字硬件及数字硬件技术的发展；（2）了解并掌握用于数字硬件产品实现的典型芯片类型及特点；（3）了解逻辑设计的概念，掌握数字系统的设计流程及流程中的关键步骤；（4）掌握典型计算机硬件结构，并理解逻辑电路在计算机硬件系统中的作用。能力目标：掌握数字系统的设计流程，并能分析其关键步骤的能力。情感与价值观目标：锻炼学生思考和创新能力。教学重点与难点重点：用于数字硬件设计的典型芯片、逻辑电路设计流程图、计算机硬件结构。难点：计算机硬件结构教学准备了解前序课程与本课程的联系，整理对学生的课程具体要求。主要教学环节主要知识点及教学策略导入（10分钟）讲授（80分钟）（包括主要知识点及对应的教学思路、教学方法、教学资源和教学手段利用、时间分配等）首先介绍课程结构，交代课程要求，然后通过介绍国家有关芯片的发展历程激发学生的学习计算机硬件基础知识的热情，然后进入计算机硬件结构的渐进式介绍。1、讲解什么是模拟量、数字量、数字系统，数字系统的任务，数字系统设计概况，数字系统的特点，导入计算机硬件结构；2、讲解计算机系统的硬件结构的构架，介绍数字硬件设计的典型功能芯片以及他们之间的联系，以及在本课程中要讲解的重点内容。以下列顺序展开：然后导入本课程要详细讲解的与算机硬件系统具体经典电路（如下例子）：3、讲解布尔代数的基本运算，导入异或运算和二进制加法运算，深入理解计算机的二进制加法运算与逻辑运算的内在关系，为数制与编码的讲解做准备。课程类型学科基础课、必修授课时间教学内容知识单元2：数制与编码（4学时）教学目标及要求知识目标：（1）熟练掌握任意进制数之间的转换；（2）掌握任意进制数原码、反码、补码的公式及运算规则；（3）掌握BCD码重要特点及运算调整规则；（4）掌握格林码、海明码的构成及可靠性应用方法。能力目标：（1）通过补码的应用、BCD码加法运算调整规则的学习了解计算机系统CPU算术逻辑单元的基本运算机理；（2）通过可靠性编码的学习，了解计算机内部通信以及网络通信的可靠性需求及基本应对方法。情感与价值观目标：锻炼学生思考和创新能力。教学重点与难点重点：补码公式及应用、BCD码加法运算调整规则、格雷码构成及应用、海明码构成。难点：海明码的构成。教学准备了解学生对本课程的兴趣和对基本计算机相关知识的储备程度。主要教学环节主要知识点及教学策略第1次课导入（10分钟）讲授（80分钟）对于一个数值，不仅仅只有10进制一种表示方法，还可以有各种进制的表示方法；将各种进制数用按位展开法，表示成10进制数； 将10进制数用短除法，表示成各种进制数。4.原码、反码、补码的概念；5.理解原码、反码、补码的计算公式；6.理解模的概念，有助于对一个数进行求补；7.对原码、反码、补码进行运算时，符号位的不同处理方式、出现进位时对进位的不同处理方式；8.了解10进制补数的概念及计算方法；第2次课讲授（90分钟）9.了解10进制数进行2进制编码时的BCD码的概念，常用的：8421码、2421码、余3码等；10.可靠性编码的用途，常用的：格雷码、奇偶校验码、海明码的计算方法。典型二进制格雷码编码规则：典型二进制格雷码转换成二进制数的方法：海明码：课程类型学科基础课、必修授课时间教学内容知识单元3：逻辑代数基础（4学时）教学目标及要求知识目标：（1）熟练掌握逻辑代数的基本定理、规则及其应用；（2）熟练掌握最小项和最大项的概念、性质及卡诺图化简原理及应用；（3）了解列表化简法基本原理。能力目标：（1）形成利用逻辑代数定理及卡诺图对较复杂逻辑函数的综合简化能力；（2）了解利用计算机对复杂逻辑函数进行简化的基本方法与原理。情感与价值观目标：锻炼学生逻辑思维和逻辑思维运用能力。教学重点与难点重点：逻辑代数的基本定理及规则、最小项和最大项的概念及性质、卡诺图化简原理及应用、列表化简法基本原理。难点：列表化简法。主要教学环节主要知识点及教学策略第1次课导入（10分钟）讲授（80分钟）1． 掌握逻辑函数的概念、意义；2． 理解三种基本逻辑运算：与、或、非的意义，及对应的逻辑门的符号；3． 掌握逻辑代数常用的5个公理；掌握逻辑代数常用的7种定理；掌握逻辑代数常用的三个准则，并学会利用它求对偶式、反函数、进行函数的化简及证明；了解逻辑函数的三种表示方法：表达式法、真值表法、卡诺图法；掌握逻辑函数有两种基本表示形式：与或式、或与式；标准与或式即最小项表达式、标准或与式即最大项表达式；深刻理解最小项、最大项的性质；掌握逻辑函数各种表示方式之间的转换方法；第2次课讲授（90分钟）11.熟练掌握：用公式法、卡诺图法对逻辑代数进行化简；12.简单了解：用列表法对逻辑代数进行化简。课程类型学科基础课、必修授课时间教学内容知识单元4：组合逻辑电路（10学时）教学目标及要求知识目标：（1）了解组合逻辑电路的特点；（2）熟练掌握组合逻辑电路的分析与设计方法；（3）掌握典型组合逻辑电路功能芯片的功能分析及应用；（4）理解典型组合逻辑功能电路在计算机系统中的作用及基本架构；（5）了解组合逻辑电路的竞争与冒险及消除方法。能力目标：（1）组合逻辑电路的分析与设计基本能力；（2）模块化组合逻辑电路的设计能力及工程应用能力；（3）进一步深入理解计算机系统算数逻辑部件架构的基础能力。情感与价值观目标：通过典型芯片的学习建立对计算机硬件逻辑的兴趣与热爱。教学重点与难点重点：组合逻辑电路的分析与设计方法、利用译码器进行组合逻辑电路设计的方法及实践、利用数据选择器进行组合逻辑电路设计的方法及实践、加法器在计算机系统中的典型应用。难点：模块化组合逻辑电路设计及应用、具有优先权的编码器设计、超前进位加法器的设计。教学准备搜集最新组合逻辑电路逻辑芯片的最新发展信息，争取能融入课堂教学当中。主要教学环节主要知识点及教学策略第1次课导入（10分钟）讲授（80分钟）1、逻辑门电路基本概念；2、掌握逻辑门电路使用方法与应用；3、了解组合逻辑电路及门电路的特点，能够判断出一个电路是否是组合逻辑电路；4、用4个分析步骤熟练地对组合逻辑电路进行分析，如下例；第2次课讲授（90分钟）5、对给出的实际问题，学会用3个步骤进行组合逻辑电路设计，组合逻辑电路的设计方法及举例，模块化组合逻辑电路设计及应用；例1：假设有两个正整数，每个都由两位二进制数组成用X=x1x2,Y=y1y2表示，要求用“与非”门设计一个判别X>Y的逻辑电路。例2：用与非门设计一个三变量"多数表决电路"。例3：用与非门设计一位数制范围指示器，十进制数用8421BCD码表示，当输入大于5时，电路输出为1，否则为0。例4：设计一个四位二进制码奇偶位发生器和奇偶检测器。例5：用“与非”门设计一个将8421BCD码转换成余三码的代码转换电路。例6：试设计一个水位报警控制器，水位高度用四位二进制数表示。当水位上升到0.5米时，白指示灯开始亮；当水位上升到0.6米时，黄指示灯开始亮：当水位上升到0.8米时，红指示灯开始亮，其它灯灭；水位不可能上升到1米。试用与非门设计此报警器的控制电路。（要求板书完成）例7：已知[x]原＝x0x1x2，试设计一个逻辑电路，以原码作为输入，要求：当AB＝01时，其输出反码；当AB＝10时，其输出补码。（要求板书完成，用模块分析和设计的方法实现）第3次课讲授（90分钟）6、了解由组合逻辑电路构成的中规模集成电路的电路结构、工作原理，针对典型组合逻辑电路功能芯片，具有优先权的编码器设计、译码器的功能分析及应用；具有优先权的编码器设计：译码器：第4次课讲授（90分钟）7、了解由组合逻辑电路构成的中规模集成电路的电路结构、工作原理，针对典型组合逻辑电路功能芯片，数据选择器、加法器的功能分析及应用；数据选择器：超前进位加法器：超前进位逻辑函数：例1：用四位二进制并行加法器设计一个四位二进制并行加法/减法器。例2：用四位二进制并行加法器设计一位8421BCD码十进制数加法器。第5次课讲授（90分钟）8、典型组合逻辑功能电路在计算机系统中的作用及基本架构，利用译码器、数据选择器进行组合逻辑电路设计的基本方法；利用译码器进行组合逻辑电路设计的基本方法：例1：用一片74LS138三输入八输出译码器和适当的与非门实现全减器的功能。例2：用译码器和与门实现逻辑函数 F(A,B,C,D)=m(2,4,6,8,10,12,14)书中习题讲解（需板书进行详细设计）：利用数据选择器进行组合逻辑电路设计的基本方法：例1：用多路选择器实现以下逻辑函数功能。(A,B,C)=m(2,3,5,6)例2:试用一片双四路数据选择器实现下列逻辑函数。F1(A,B,C,D)=∑m(0,1,5,7,10,13,15)F2(A,B,C,D)=∑m(8,10,12,13,15)书中习题讲解（需板书进行详细设计）：9、组合逻辑电路的竞争与冒险及消除方法。深入理解组合逻辑电路的竞争与冒险现象：注意：竞争和险象是对电路的，而不是针对函数的。组合逻辑电路的竞争与冒险的消除方法：用增加冗余项的方法消除电路中的险象。2）卡诺图中增加卡诺圈以消除"相切"。课程类型学科基础课、必修授课时间教学内容知识单元5：集成触发器（4学时）教学目标及要求知识目标：（1）深入理解基本RS触发器工作原理；（2）熟练掌握电平触发式触发器工作原理及次态方程；（3）掌握边沿触发器的应用特点；（4）掌握触发器逻辑功能的转换。能力目标：（1）具有触发器工作原理的基本分析能力；（2）灵活运用触发器逻辑功能转换的应用能力。情感与价值观目标：锻炼学生逻辑思维和逻辑思维运用能力。教学重点与难点重点：基本RS触发器工作原理、电平触发式触发器工作原理及次态方程、边沿触发器的应用、触发器逻辑功能的转换。难点：利用传输延迟的边沿触发器、维持阻塞触发器的工作原理。教学准备主要教学环节主要知识点及教学策略第1次课导入（10分钟）讲授（80分钟）由并行加法器到串行加法器的介绍，导入存储部件，给出触发器是一种存储元件，在电路中用来"记忆"电路过去的输入情况的理解和说明，一个触发器具有两种稳定的状态,一个称之为"0"状态，另一种称之为"1"状态。在任何时刻,触发器只处于一个稳定状态,当触发脉冲作用时,触发器可以从一种状态翻转到另一种状态。通过基本R-S的学习，了解触发器状态的概念及工作原理；掌握电平触发方式的R-S、D、T、J-K触发器的电路结构及工作原理，详细介绍这4种触发器之间的关系和形成的思路，重点为JK触发器为什么会出现空翻现象，引出主从触发方式触发器的概念；3、掌握主从触发方式的R-S、J-K触发器的电路结构及工作原理，重点是主从触发器如何防止空翻及尊在的问题，引出边沿触发器；第2次课讲授（90分钟）掌握边沿触发方式的D、J-K触发器的电路结构及工作原理；掌握各种触发器间相互转换的方法。从T到D触发器的转换和从T到J-K触发器的转换要在黑板上手工给出转换的两种方法即公式法和表格法的思路，具体转换作业里同学们自行实现。课程类型学科基础课、必修授课时间教学内容知识单元6：时序逻辑电路（16学时）教学目标及要求知识目标：（1）熟悉时序逻辑电路的特点和描述方法；（2）熟练掌握同步时序逻辑电路的分析与设计方法与步骤；（3）熟练掌握典型同步时序逻辑电路分析、设计及应用；（4）深入理解同步时序逻辑电路在计算机基本架构中的作用；（5）掌握脉冲型异步时序逻辑电路分析及应用；（6）了解脉冲型异步时序逻辑电路的设计方法；（7）了解寄存器、计数器的工作原理及典型应用。能力目标：（1）时序逻辑电路的分析与设计基本能力；（2）模块化时序逻辑电路的设计能力及工程应用能力；（3）进一步深入理解计算机系统时序逻辑部件架构的基础能力。情感与价值观目标：锻炼学生逻辑思维和逻辑思维运用能力。教学重点与难点重点：同步时序逻辑电路分析、同步时序逻辑电路设计、脉冲型异步时序逻辑电路分析、移位寄存器的工作原理及应用、计数器的典型应用。难点：同步时序逻辑电路的工程应用举例、脉冲型异步时序逻辑电路的设计。教学准备主要教学环节主要知识点及教学策略第1次课导入（10分钟）讲授（80分钟）由下述串行加法器引出时序逻辑电路的时序逻辑电路的特点和描述方法；介绍mealy、mooer状态图和状态表；同步时序逻辑电路的分析与设计基本方法与步骤；重点为输入理解状态图和状态表在时序电路分析和设计中的作用。第2次课讲授（90分钟）典型同步时序逻辑电路分析方法，包括：序列信号检测器、计数器、移位寄存器等；第3次课讲授（90分钟）同步时序逻辑电路的设计具体方法与步骤，包括：原始状态图与状态表、完全确定状态表化简、不完全确定状态表化简、状态分配和激励函数，介绍同步时序电路设计的一般步骤，并分别详细讲解：作原始状态图和状态表；原始状态图建立的一般过程为：假定一个初始状态，由此出发，每加入一个输入信号，则记忆其次态，并标出其相应的输出值。次态可能为现态、已有状态或新的状态，直到没有新的状态为止。每个状态的各种可能的输入值都要考虑到。例1:某序列检测器有一个输入端x和一个输出端Z。从x端输入一组按时间顺序排列的串行二进制码。当输入序列中出现101时，输出Z＝1，否则Z＝0。试作出该序列检测器的Mealy型和Moore型原始状态图和状态表。例2:假设某同步时序电路，用于检测串行输入的8421BCD码，其输入的顺序是先高位后低位，当出现非法数字(即输入1010，1011，1100，1101，1110，1111)时，电路的输出为1。试作出该时序电路的Mealy型原始状态图和状态表。对原始状态表化简；完全确定状态表：状态表中的次态和输出都有确定的态和确定的输出值。不完全确定状态表：状态表中存在不确定的次态或输出，这些不确定的次态或输出将有利于状态简化。该例子重点为引出不完全确定状态表的概念。不完全确定状态表举例：重点要介绍合并图和闭合覆盖表，即：覆盖性－－所选相容类集合应包含原始状态表中的全部状态；最小性－－所选相容类集合中相容类的个数应最少；闭合性－－所选相容类集合中的任一相容类，在原始状态表中任一输入条件下产生的次态应该属于该集合中的某一个相容类。状态分配；由规则(1)得A和B,A和C应相邻；由规则(2)得C和D,C和A,B和D,A和B应相邻；由规则(3)得A,B,C三者应相邻,即A B,AC,BC应相邻；由规则(4)得A分配为逻辑0。选定触发器；简要说明即可。求出输出函数和激励函数表达式；画出逻辑电路图。给出如下函数：第4次课讲授（90分钟）（4）典型同步时序逻辑电路设计及应用，包括：序列检测器、计数器、移位寄存器等；例1：设计一个“111…”序列检测器，用来检测串行二进制序列，要求每当连续输入3个(或3个以上)1时，检测器输出为1，否则输出为0。其典型输入输出序列如下：输入x：0 1 1 1 0 1 1 1 1 0输出Z：0 0 0 1 0 0 0 1 1 0例2:用JK触发器，设计一个8421BCD码十进制计数器。例3:设计一个三位串行输入输出移位寄存器。要求数据在移位寄存器中传输是由低位到高位依次进行的。该移位寄存器有一个输入端X，输出则为触发器状态输出。补充例题：基于下图，黑板上手动完成环形计数器、扭环计数器和最大长度移位形计数器的构成和应用。第5次课讲授（90分钟）（5）同步时序逻辑电路设计及应用扩展，包括：计数型和移位寄存器型序列信号发生器、典型交通控制电路等；计数型序列信号发生器:1、根据序列长度M确定触发器位数k，2k-1<M≤2k；2、列状态表，状态表中输出要根据序列信号的要求来确定，有n个序列信号就列n个输出；3、根据求得的激励函数和输出函数画出逻辑图。例:设计一序列信号发生器，产生序列1010010100……。手动黑板完成概要设计过程。反馈移位（移位计数器）型序列信号发生器:①根据给定序列信号的长度M，由2k-1<M≤2k决定所需最少的触发器数目k。②验证并确定实际需要的触发器数目k。对给定的序列信号每k位分为一组，选定一组后，向前移一位，按k位再取一组，总共取M组。如果这M组数字，都不重复，就可以使用已经选择的k；否则，就使k=k+1。再重复以上的过程，直到M组数字不再重复时，k值就可以确定下来。③最后得到的M组数字，就是序列信号发生器的状态转移关系，将它们依次排列，得到序列信号发生器的状态转移表。状态转移表的右边是该状态下反馈信号。④由状态转移表求反馈函数。⑤检查未使用状态的转移关系，以满足自启动的要求。⑥画逻辑图。例：采用D触发器利用移位型序列信号发生器的设计方法产生序列1010010100……。（1）本例序列长度是5（10100），最小触发器数目是3。（2）对序列信号每3位一组取信号，每取一组移一位，共取5组：101、010、100、001、010。出现了两次010。说明k＝3不能满足设计要求。再取k＝4。重新按4位一组信号，也取5组：1010、0100、1001、0010、0101。没有重复，确定k＝4。（3）列状态转移表。（4）作D0的卡诺图。（5）检查自启动。卡诺图中，没有被圈入的格的D0值都是0，从而可以确定未使用状态的次态。确定所有状态的转移关系后，画出状态转移关系图。可以看出电路可以自启动。（6）画逻辑图。重点归纳信号发生器设计的基本能原理和通用方法。补充例题：某产品的工艺流程如图3所示，共有4个阶段（A：注入；B：加热；C：喷氧；D：取出），共16个工序，假设每个工序所占的时间相等。请设计该产品的工艺流程控制电路。要求板书完成概要设计和基本设计方法。例:设计一个公路和铁路交叉路口交通控制电路，如下图所示。在P1和P2点设置两个压敏器件，当它承受火车的压力时，产生逻辑电平1，否则为0。为保证同一列火车不会同时压在两上压敏元件上，假设P1和P2­点相距较远。A，B是两个栅门，要求火车任何部分位于P1，P2之间时，栅门A，B应同时关闭，否则栅门同时打开。压敏器件P1，P2的输出用x1，x2表示，它控