数字逻辑电路实践教程-基于FPGA和Verilog 实验教学大纲

“数字逻辑实验”实验教学大纲英文名称：DigitalLogicExperiment课程编码：适用专业：计算机科学与技术、信息安全、物联网工程等专业学时：32学分：课程地位与教学目标课程地位：数字逻辑是计算机科学与技术专业本科生的学科基础必修课，是计算机基础理论的一个重要组成部分。数字逻辑实验作为与数字逻辑课程相配套开设的实验课程，与该课程是相辅相成的。通过本课程学习，学生能够掌握数字逻辑电路的分析和设计方法，并对计算机的基本硬件和接口有一定的了解，为后续数字系统设计、计算机组成原理、汇编语言、计算机系统结构等课程的学习打好基础。课程教学目标：通过课程学习，巩固并深化数字逻辑课程中的理论知识、分析方法与设计技巧，从而更直观地理解数字逻辑电路的特性；同时，掌握现代数字逻辑电路的分析、设计及调试方法，熟练运用EDA软件进行数字逻辑电路设计，进一步提升创新能力和实践能力。本课程的教学目标包括：目标1：能够理解和分析组合逻辑电路和同步时序逻辑电路的工作原理，掌握中小规模电路的设计方法；熟悉各种逻辑门、基本触发器以及中规模集成器件的功能，并能灵活运用去解决实际问题；具备使用硬件描述语言实现基本电路模块的能力。在课程的基础实验环节，学生能够通过实验掌握数字电路实验的基本方法，包括电路设计、数据采集和结果分析。学生能够正确采集实验数据（如逻辑门输入输出、触发器状态变化等），并对实验数据进行解释与分析，验证电路设计的正确性。实验过程中，学生还能够通过信息综合得出合理有效的结论，体现对科学原理和方法的运用。目标2：理解并运用自顶向下的设计方法，从整体到局部逐步分解问题；利用基本的组合电路和时序电路，设计出具有一定实用功能的数字逻辑电路。在课程的实用电路设计环节中，学生能够基于数字电路的专业知识和科学原理，针对复杂工程问题设计实验方案并构建实验系统。通过自顶向下的设计方法，将复杂问题分解为可实现的模块，逐步完成电路设计，体现对复杂工程问题的解决能力。目标3：通过实验总结电路设计的经验和问题，形成清晰的实验结论；具备撰写规范、逻辑清晰的实验报告的能力，能够准确表达实验过程和结果。在全部实验环节中，学生能够通过实验仿真和系统实现，验证所设计数字电路的有效性和合理性。在实验报告中，学生能够综合实验数据、仿真结果和理论分析，得出合理有效的研究结论。报告撰写过程中，学生能够清晰地表达实验设计、数据分析和结论推导的逻辑，体现对科学方法的综合运用。目标4：熟练使用EDA软件进行数字电路设计，具备扎实的仿真、验证和调试能力，能够通过软件工具验证电路设计的正确性。通过完整的实验环节训练，学生能够熟练掌握EDA工具，实现数字电路的设计、仿真与验证。在复杂计算系统问题的分析、设计和模拟过程中，学生能够选择并运用恰当的软硬件工具，完成电路的功能验证和性能优化，能够理解EDA工具的局限性，如仿真精度、资源消耗等。课程内容、要求及安排内容与要求：根据数字逻辑课程教学中的基本内容，本实验课程分为以下六个实验。1、组合逻辑电路设计通过设计并测试数据选择器、编码器、译码器等组合逻辑电路，掌握组合逻辑电路的基本分析方法与设计方法；学会运用VerilogHDL进行组合逻辑电路设计；熟悉使用EDA软件完成电路设计、编译与仿真；掌握以图形方式和文本方式描述电路的方法；同时，掌握硬件平台的使用，以及采用FPGA实现电路时从设计到下载的完整流程。2、存储器电路设计通过触发器、锁存器、寄存器、存储器等时序电路的设计与测试，掌握基本存储电路的分析与设计方法，并学会使用VerilogHDL进行存储器电路设计3、计数器电路设计通过计数器、分频器等时序电路的设计与测试，掌握计数器电路的分析与设计方法，学会使用VerilogHDL设计计数器电路，并能够运用计数器电路解决实际问题。4、简单接口设计在前期实验的基础上，要求学生能够灵活运用组合逻辑电路和时序逻辑电路设计简单接口电路；掌握动态数码管、键盘扫描电路、LED点阵等外设的工作原理及控制方法；学习模块化设计思想，培养按功能模块划分电路的能力。5、状态机电路设计通过流水灯、序列检测器、LCD显示等电路的设计与测试，掌握状态机电路的分析与设计方法，并学会使用VerilogHDL实现状态机电路设计。6、实用电路设计通过交通灯、电梯控制器、密码箱等实用电路的设计，使学生逐步掌握综合运用组合逻辑和时序逻辑知识的能力，建立自顶向下的数字系统设计思想，学习并掌握数字系统的功能测试方法，具备逻辑故障排查能力，最终形成设计数字系统的基本能力。以上实验内容，教师可根据实验平台和软件的更新情况适当调整。每次实验要求如下：(1)根据实验内容，完成电路设计或程序编写，并提交预习报告；(2)在实验课上，使用EDA软件对设计任务进行仿真、下载与调试；(3)课后撰写并提交实验报告。安排：本实验课程采用分散实验的方式进行。未能在规定学时内完成实验的学生，可在实验室开放时间内继续完成。实验项目（按实验安排的顺序填写）序号实验项目名称性质学时人数/组开放否必做或选做实验一组合逻辑电路设计设计型8学时1-2人开放必做实验二存储器电路设计设计型4学时1-2人开放必做实验三计数器电路设计设计型4学时1-2人开放必做实验四简单接口设计设计型4学时1-2人开放必做实验五状态机电路设计设计型4学时1-2人开放必做实验六实用电路设计综合型8学时1-2人开放必做性质：演示、验证、操作、设计、综合、创新。考核与成绩评定考核：考核围绕课程的教学目标展开，重点评估学生完成各实验的质量，特别是设计能力、实现能力以及文档撰写能力。考核内容包括实验环节、实验报告、出勤和作业四部分。成绩评定：本课程成绩评定根据考核内容设定，采用百分制，具体比例为：实验环节占60%，实验报告占30%，作业占5%，出勤占5%。考核内容及方式如下表所示。考核内容具体内容考核方式实验环节60%考核学生的实验预习情况、任务完成情况，以及在演示环节中回答问题的表现。该考核对应课程目标1和课程目标2。教师根据学生的预习情况、验收情况及设计结果填写实验记录表，并依据记录评定成绩。实验报告30%考核学生的实验报告撰写情况，包括格式规范、图文要求及实验过程描述的完整性（设计、仿真、调试、结果分析、故障分析及收获体会等）。该考核对应课程目标3。学生提交实验报告，教师批阅并给出成绩和评语。作业5%考核学生对EDA软件的使用熟练度及应用能力。该考核对应课程目标4。通过课前布置的作业检查学生对于软件使用的情况。出勤5%考核学生的出勤情况。教师根据平时记录单中的出勤情况评定出勤成绩。实验一、组合逻辑电路设计实验目的与任务通过本实验，学生将进一步了解典型组合逻辑电路的功能与特点，掌握其工作原理及基本分析与设计方法，并学会使用VerilogHDL进行组合逻辑电路设计，从而巩固和加深对课程基本理论知识的理解。为达到上述目的，需要完成以下任务：通过数据选择器、编码器、译码器等典型组合逻辑电路的设计与测试，掌握典型组合逻辑电路的工作原理及基本分析和设计方法。学会在EDA软件中利用图形方式进行模块调用的方法。学习使用EDA软件进行电路设计、编译与仿真。学习实验平台的使用及电路下载的完整流程。实验内容、要求及安排实验内容与要求：组合逻辑电路部分共8学时，从以下题目中选择4~5个题目。七段数字显示译码器的设计数据选择器的设计BCD码加法器的设计二进制转BCD码电路的设计8421码与余3码、2421码、格雷码之间的转换简单ALU的设计自由发挥部分涉及到的相关实验知识、实验技术与实验方法：译码器、数据选择器、编码器、加法器等基本组合电路的相关理论；数码管的工作原理；用硬件描述语言设计组合逻辑电路；利用EDA软件进行设计与仿真；硬件电路的下载。以上内容均要求学生独立完成。实验安排：每次实验可安排XX组，每组1~2人。未能在规定学时内完成实验的学生，可在实验室开放时间内继续完成实验。实验场地实验室名称：实验地点：实验二、存储器电路设计实验目的与任务通过本实验，学生将掌握基本存储电路的分析与设计方法，并学会使用VerilogHDL设计存储器电路。为达到上述目的，需完成以下任务：通过触发器、锁存器、寄存器、存储器等时序电路的设计与测试，进一步掌握存储电路设计与实现方法。运用VerilogHDL完成存储器电路的设计。实验内容、要求及安排实验内容与要求：存储器电路设计共4学时，从以下题目中选择2-3个题目。触发器、锁存器的设计和应用寄存器的设计和应用存储器的设计和应用边沿检测电路的设计移位寄存器的设计自由发挥部分涉及到的相关实验知识、实验技术与实验方法：触发器、锁存器、寄存器、存储器等电路的相关理论；用硬件描述语言设计存储器电路。以上内容均要求学生独立完成。实验安排：每次实验可安排XX组，每组1~2人。未能在规定学时内完成实验的学生，可在实验室开放时间内继续完成实验。实验场地实验室名称：实验地点：实验三、计数器电路设计实验目的与任务通过本实验，学生将深入了解典型时序逻辑电路的功能与特点，掌握计数器电路的基本分析与设计方法，并学会使用硬件描述语言设计计数器电路，从而巩固和加深对课程基本理论知识的理解。为达到上述目的，需完成以下任务：通过计数器、分频器等时序电路的设计与测试，进一步掌握计数器电路的设计与实现方法。学会在EDA软件中利用硬件描述语言进行模块调用。运用计数器电路解决实际问题。实验内容、要求及安排实验内容与要求：计数器电路部分共4学时，要求学生完成以下题目。计数器的设计分频器的设计集成计数器的扩展序列发生器的设计PWM电路的设计自由发挥部分涉及到的相关实验知识、实验技术与实验方法：时序逻辑电路的基本设计方法；计数器、分频器等基本时序电路的相关理论；用硬件描述语言设计计数器电路；利用EDA软件进行设计与仿真；硬件电路的下载。以上内容均要求学生独立完成。实验安排：每次实验可安排XX组，每组1~2人。未能在规定学时内完成实验的学生，可在实验室开放时间内继续完成实验。实验场地实验室名称：实验地点：实验四、简单接口设计实验目的与任务通过本实验，学生将掌握如何利用基本组合逻辑电路和时序电路解决实际问题，理解常用简单接口电路（如动态数码管、键盘扫描电路、LED点阵等）的工作原理及控制方法，并学会使用VerilogHDL设计简单接口控制器。同时，学习模块化电路设计思想，为后续综合设计奠定基础。为达到上述目的，需完成以下任务：通过基本逻辑电路的应用，设计并实现动态数码管显示、键盘扫描电路及LED点阵等接口电路。实验内容、要求及安排实验内容与要求：简单接口电路的设计共4学时，从以下题目中选择2-3个题目。数字显示电路的设计键盘扫描电路的设计LED点阵按键消抖电路的设计蜂鸣器电路的设计直流电机的控制自由发挥部分涉及到的相关实验知识、实验技术与实验方法：常用接口电路的工作原理，如动态数码管、矩阵键盘、直流电机等；按模块设计电路的思想；在EDA软件中利用图形方式和硬件描述语言进行模块调用的方法。以上内容均要求学生独立完成。实验安排：每次实验可安排XX组，每组1~2人。未能在规定学时内完成实验的学生，可在实验室开放时间内继续完成实验。实验场地实验室名称：实验地点：实验五、状态机电路设计实验目的与任务通过本实验，学生将掌握典型状态机电路的功能与特点，理解摩尔型和米利型状态机的基本分析与设计方法，并学会使用VerilogHDL设计状态机电路，从而巩固和加深对课程基本理论知识的理解。为达到上述目的，需完成以下任务：通过流水灯、序列检测器、LCD显示屏、UART接口等电路的设计与测试，进一步掌握状态机电路的设计与实现方法。实验内容、要求及安排实验内容与要求：状态机电路部分共4学时，从以下题目中选择2个题目。流水灯的设计序列检测器多字节数据发送状态机的嵌套LCD显示屏控制器的设计UART接口的设计SPI接口的设计I2C接口的设计VGA接口的设计自由发挥部分涉及到的相关实验知识、实验技术与实验方法：时序逻辑电路的基本设计方法；摩尔型和米利型状态机相关理论和运用；常用复杂接口电路的工作原理，如LCD显示屏等；用硬件描述语言设计状态机电路；利用EDA软件进行设计与仿真；硬件电路的下载。以上内容均要求学生独立完成。实验安排：每次实验可安排XX组，每组1~2人。未能在规定学时内完成实验的学生，可在实验室开放时间内继续完成实验。实验场地实验室名称：实验地点：实验六、实用电路设计实验目的与任务通过本实验内容的学习，学生将掌握现代数字系统的设计方法，建立自顶向下的系统设计思想。为达到上述目的，需完成以下任务：从给定题目中选择合适的设计题目，明确需实现的功能。学习并掌握模块的划分、设计、调试及模块间的连接方法。学习简单数字系统的功能测试方法，掌握逻辑故障的排查技巧。实验内容、要求及安排实验内容与要求：实用电路设计共8学时，从以下题目中选择1个题目。四人抢答器保险箱数字锁控制器交通灯控制器数字钟乒乓球游戏机出租车计价器电梯控制器计算器洗衣机控制器自命题涉及到的相关实验知识、实验技术与实验方法：自顶向下的系统设计思想；状态机的运用；按模块进行功能测试；硬件电路的下载与调试。以上内容均要求学生独立完成。实验安排：每次实验可安排XX组，每组1~2人。未能在规