2026年国开《计算机组成原理》期末考试题库及答案

2026年国开《计算机组成原理》期末考试题库及答案一、选择题（每题2分，共30分）1.冯·诺依曼计算机的核心特征是（）A.采用半导体存储器B.程序和数据统一存储C.支持多任务并行D.采用图形化界面答案：B2.若某机器字长为8位，二进制数10110100的补码表示对应的十进制数是（）A.-76B.-52C.-36D.-28解析：补码10110100的最高位为1，是负数。取反加1得原码：01001100，即76，故原数为-76。答案：A3.下列关于Cache的描述中，错误的是（）A.Cache用于解决CPU与主存速度不匹配问题B.全相联映射的块冲突率最低C.直接映射的地址转换最简单D.组相联映射是全相联与直接映射的折中答案：B（全相联映射块冲突率最低，但实现复杂，实际中组相联更常用）4.某指令系统中，操作码占6位，地址码占10位，采用单地址指令，则该指令的最大操作数个数为（）A.1B.2C.3D.4答案：A（单地址指令仅一个操作数地址）5.下列不属于CPU控制器组成部件的是（）A.程序计数器（PC）B.指令寄存器（IR）C.算术逻辑单元（ALU）D.指令译码器（ID）答案：C（ALU属于运算器）6.总线仲裁的主要目的是（）A.提高总线传输速率B.解决多个主设备同时申请总线的冲突C.扩展总线连接设备数量D.降低总线功耗答案：B7.若浮点数格式为阶码4位（含1位符号位）、尾数8位（含1位符号位），均用补码表示，基数为2，则该浮点数能表示的最小负数是（）A.-（1-2⁻⁷）×2⁷B.-（1-2⁻⁷）×2⁸C.-（1-2⁻⁸）×2⁷D.-（1-2⁻⁸）×2⁸解析：阶码最小为-8（补码1000），尾数最小为-1（补码10000000），但尾数通常规格化后为-（1-2⁻⁷）（补码1.0000001~1.1111111），故最小负数为-（1-2⁻⁷）×2⁷。答案：A8.下列关于RISC与CISC的描述中，正确的是（）A.RISC指令种类更多B.CISC更适合流水线设计C.RISC采用硬布线控制器为主D.CISC寄存器数量较少答案：C（RISC指令简单，硬布线控制更高效）9.某主存容量为4GB，按字节编址，地址线需（）位A.28B.30C.32D.34解析：4GB=2³²B，故地址线32位。答案：C10.中断响应的关键步骤是（）A.保存断点B.执行中断服务程序C.关中断D.开中断答案：A（先保存当前PC值，确保中断返回）11.下列运算中，需要设置进位标志的是（）A.逻辑与B.移位C.加法D.异或答案：C（加法可能产生进位）12.某磁盘转速为7200转/分，平均寻道时间为8ms，每个磁道有200扇区，每扇区512B，则数据传输率为（）A.7200×200×512/60B.7200×512/60C.200×512×(7200/60)D.200×512/(7200/60)解析：转速=7200/60=120转/秒，每转传输200×512B，故传输率=120×200×512=12,288,000B/s。答案：C13.指令周期是指（）A.CPU执行一条指令的时间B.从取指令到执行完成的时间C.时钟周期的整数倍D.总线传输一个数据的时间答案：B14.下列关于DRAM的描述，错误的是（）A.需定期刷新B.集成度高于SRAMC.速度比SRAM快D.用于主存答案：C（SRAM速度更快，用于Cache）15.某计算机的CPI为1.5，时钟频率为3GHz，则执行10^9条指令的时间为（）A.0.5sB.1sC.1.5sD.2s解析：时间=指令数×CPI/频率=10⁹×1.5/(3×10⁹)=0.5s。答案：A二、填空题（每空1分，共20分）1.计算机硬件的五大基本部件是运算器、控制器、存储器、输入设备和______。答案：输出设备2.二进制数1011.101的十六进制表示为______。解析：分组为1011.1010，即B.A。答案：B.A3.若[x]补=10011010，则x的原码是______，反码是______。解析：补码符号位为1，原码=补码取反加1（符号位不变）：反码=10011001，原码=11100110。答案：11100110；100110014.主存与Cache的地址映射方式有直接映射、全相联映射和______。答案：组相联映射5.指令格式中，操作码用于表示______，地址码用于表示______。答案：操作类型；操作数或操作数地址6.CPU中，用于暂存当前指令的寄存器是______，用于存储下一条指令地址的寄存器是______。答案：指令寄存器（IR）；程序计数器（PC）7.总线按功能分为数据总线、地址总线和______。答案：控制总线8.中断处理过程包括中断请求、中断判优、______、中断服务和中断返回。答案：中断响应9.浮点数规格化的目的是______，通常要求尾数的最高有效位为______（填“0”或“1”）。答案：提高精度；110.DRAM刷新的方式有集中刷新、分散刷新和______。答案：异步刷新11.指令流水线的冒险类型包括结构冒险、数据冒险和______。答案：控制冒险12.某计算机字长32位，存储周期为50ns，则存储器带宽为______MB/s。解析：带宽=32bit/50ns=4B/50×10⁻⁹s=80×10⁶B/s=80MB/s。答案：80三、简答题（每题6分，共30分）1.简述计算机系统的层次结构（从硬件到软件）。答案：计算机系统分为硬件层、指令系统层、操作系统层、语言处理层、应用层。硬件层是物理基础；指令系统层是软硬件接口；操作系统层管理资源；语言处理层将高级语言转为机器语言；应用层提供用户服务。2.说明补码加减运算的规则，并举例说明溢出判断方法。答案：规则：[x±y]补=[x]补+[±y]补，符号位参与运算。溢出判断方法：双符号位法（结果符号位为01或10表示溢出）；进位法（最高数据位与符号位的进位不同则溢出）。例如，x=0.1011，y=0.1001（补码），相加得1.0100，双符号位为01（假设两位符号位），则溢出。3.比较程序查询、中断和DMA三种I/O控制方式的特点。答案：程序查询：CPU主动查询I/O状态，效率低；中断：I/O准备好后向CPU发中断，CPU暂停当前任务处理，效率较高；DMA：I/O与主存直接传输，CPU仅在开始和结束干预，适合大数据块传输，效率最高。4.说明指令流水线中数据冒险的产生原因及解决方法。答案：原因：后续指令需要前面指令的结果，但结果未写入寄存器或主存。解决方法：数据旁路（直接从运算部件将结果转发给后续指令）；暂停流水线（插入气泡）；重排指令顺序（编译器优化）。5.简述Cache的写策略及其适用场景。答案：写策略包括写直达（写Cache时同时写主存，一致性好，适合小数据）；写回（写Cache时标记脏位，仅替换时写主存，减少主存访问，适合大数据块）；写分配（写不命中时加载主存块到Cache，与写回配合）；非写分配（写不命中时直接写主存，与写直达配合）。四、分析题（共20分）1.（6分）已知某机器字长16位，定点整数表示，其中1位符号位，15位数值位。（1）求十进制数-1024的原码、反码、补码和移码表示（十六进制）；（2）若采用补码运算计算1023+(-1024)，判断是否溢出。答案：（1）-1024的二进制为-10000000000（11位），16位表示时，原码符号位1，数值位补前导0：1000000000000000（但1024=2¹⁰，15位数值位最大表示2¹⁵-1=32767，-1024的原码为1000010000000000（二进制），即1040H；反码符号位1，数值位取反：1111101111111111，即FFBFH；补码=反码+1=1111110000000000，即FFC0H；移码=补码符号位取反：0111110000000000，即7FC0H。（2）1023的补码为003FH（0000001111111111），-1024的补码为FFC0H（1111110000000000）。相加得：003F+FFC0=FFFFH（1111111111111111），符号位为1，数值位为全1，结果为-1，无溢出（双符号位法：假设两位符号位，结果符号位为11，无溢出）。2.（7分）某计算机主存容量为256MB，按字节编址，Cache容量为8KB，块大小为16B。（1）计算主存地址各字段（标记、组号、块内地址）的位数；（2）若采用直接映射，主存块号100映射到Cache的哪个块？（3）若Cache命中率为95%，主存访问时间为100ns，Cache访问时间为10ns，求平均访问时间。答案：（1）主存地址28位（256MB=2²⁸B），块大小16B=2⁴B，块内地址4位；Cache容量8KB=512块（8KB/16B=512），直接映射时组号=块号=log₂512=9位；标记位=28-9-4=15位。（2）直接映射中，主存块号100mod512=100，故映射到Cache块100。（3）平均访问时间=0.95×10+0.05×(10+100)=9.5+5.5=15ns。3.（7分）某指令系统采用定长指令字（32位），包含16种操作码，支持寄存器直接寻址、寄存器间接寻址、立即寻址和变址寻址（变址寄存器为16位）。设计指令格式，要求：（1）操作码字段位数；（2）地址码字段划分（各