计算机系统结构自考考前复习资料

计算机系统结构自考考前复习资料各位考生，大家好。临近考试，一份条理清晰、重点突出的复习资料能够帮助我们更高效地回顾知识，巩固要点。这份《计算机系统结构》复习资料，旨在梳理课程核心内容，点拨重点难点，希望能助大家一臂之力。请务必结合教材和个人笔记，融会贯通，方能在考场上游刃有余。第一章：计算机系统结构的基本概念1.1计算机系统结构的定义与内涵*计算机系统结构：是指计算机系统中软硬件界面的描述，其核心是指令集体系结构（ISA）。它确定了程序员可见的基本属性，如指令集、数据类型、寻址方式、寄存器组织、I/O控制方式等。*计算机组成：是计算机系统结构的逻辑实现，包括数据通路宽度、操作控制器的设计、各部件的时序等。*计算机实现：是计算机组成的物理实现，包括元器件的选择、逻辑电路的设计、组装技术等。*三者关系：系统结构是抽象的、宏观的；组成是逻辑的、中观的；实现是具体的、微观的。一种系统结构可以有多种组成方案，一种组成方案也可以有多种实现方式。1.2系统结构的定量分析方法*Amdahl定律：这是衡量系统改进效果的重要定律。其核心思想是：系统中对某一部件采用某种更快的执行方式所能获得的系统性能改进程度，取决于该部件的执行时间占总执行时间的比例。公式表达为：系统加速比=原系统执行时间/改进后系统执行时间。*CPU性能公式：CPU时间=指令数（IC）×平均时钟周期数（CPI）×时钟周期时间（T）。也可表示为CPU时间=IC×CPI/时钟频率（f）。这揭示了影响CPU性能的三大因素。*MIPS（每秒百万条指令）：MIPS=f/(CPI×10^6)。注意其局限性，它只适合评价标量机，且不反映程序执行的实际时间，不同指令集的机器间难以比较。*MFLOPS（每秒百万次浮点运算）：主要用于衡量科学计算机器的性能，同样有其适用范围。1.3指令集结构的分类*按指令字长：单字长指令、双字长指令、可变字长指令。*按寻址方式：这是分类的重要依据，后续章节详述。*按操作数类型和个数：*按CISC和RISC体系结构：*CISC（复杂指令集计算机）：指令数量多、功能复杂、寻址方式多样、指令格式不规整、常采用微程序控制。*RISC（精简指令集计算机）：指令数量少、功能简单、寻址方式少、指令格式规整、大多为单周期指令、硬布线控制、强调流水线技术和寄存器的充分利用（如大量通用寄存器、重叠寄存器窗口）。1.4计算机系统的设计思路与评价标准*设计思路：由上往下、由下往上、中间开始（目前主流，从软硬件交界面，即指令集开始）。*评价标准：性能（响应时间、吞吐量）、成本、可靠性、可用性、可维护性、兼容性（向上兼容、向下兼容、向前兼容、向后兼容，其中向后兼容尤为重要）。本章复习要点：深刻理解系统结构、组成、实现的三层含义及关系；掌握Amdahl定律的应用；理解CISC与RISC的主要区别；理解透明性概念（对程序员而言，那些不需要了解的硬件细节就是透明的）。第二章：指令系统2.1指令格式设计*指令的基本组成：操作码字段（OP）和地址码字段（A）。*操作码设计：*定长操作码：指令系统规模固定，译码简单。*变长操作码：指令系统可扩展，能有效缩短操作码平均长度，但译码复杂。需遵循一定的编码规则，如扩展操作码技术。*地址码设计：*地址码的位数决定了可访问的存储单元范围。*指令中地址码的个数：零地址、一地址、二地址、三地址指令。不同地址数指令的适用场景和指令功能。2.2数据表示与寻址方式*数据表示：指机器硬件能够直接识别和处理的数据类型。如定点数、浮点数、字符、字符串、向量等。数据表示的选择直接影响指令系统的设计。*寻址方式：是指确定指令中操作数地址或下一条指令地址的方法。*常用寻址方式：立即寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、变址寻址、基址寻址、相对寻址、堆栈寻址等。*要理解各种寻址方式的有效地址计算方法、特点和应用场景。2.3指令类型与功能*数据传送类指令：实现数据在寄存器与存储器之间、寄存器之间的传送。如MOV。*算术逻辑运算类指令：实现定点、浮点的加减乘除等运算，以及与、或、非、异或等逻辑运算。*程序控制类指令：改变程序执行的顺序。如转移（JMP）、条件转移（JZ,JC）、调用（CALL）、返回（RET）、陷阱（TRAP）等。*输入输出类指令：实现主机与外设之间的数据交换。*其他指令：如堆栈操作、字符串处理、特权指令等。2.4操作数的类型与表示*定点数表示：原码、反码、补码、移码（阶码常用）。重点掌握补码的运算。*浮点数表示：由符号位、阶码、尾数组成。IEEE754标准浮点数格式（单精度、双精度）的特点。*字符与字符串表示：ASCII码等。本章复习要点：指令格式的优化；熟练掌握各种寻址方式的含义及有效地址计算；理解不同类型指令的功能；掌握数据的表示方法，特别是补码和浮点数。第三章：存储系统3.1存储系统的层次结构*层次结构的形成：为解决存储容量、速度、成本之间的矛盾，将多种不同性能的存储器按一定体系组织起来。典型层次：寄存器->Cache->主存储器->辅助存储器。*存储层次的性能参数：*命中率（H）：CPU访问某层次存储器时，在该层次中找到所需信息的概率。*平均访问时间（T_avg）：T_avg=H*T1+(1-H)*T2(两级层次)。*局部性原理：程序访问的局部性是存储层次得以高效工作的基础，包括时间局部性和空间局部性。3.2Cache存储器*Cache的基本工作原理：位于CPU与主存之间，用于存放当前活跃的程序和数据，以提高CPU访问数据的速度。*Cache的地址映射：*直接映射：主存块i映射到Cache块imodC(C为Cache块数)。实现简单，冲突概率较高。*全相联映射：主存块可映射到Cache任意块。冲突概率低，Cache利用率高，但比较器复杂，成本高，速度慢。*组相联映射：主存块i先映射到Cache的组imodG(G为Cache组数)，再在组内全相联映射。兼顾了前两者的优点，是目前应用最广泛的方式。*Cache的替换策略：当Cache块满且需要调入新块时，选择替换哪个旧块。常用策略：随机法、先进先出（FIFO）、近期最少使用（LRU）、最不经常使用（LFU）。LRU是效果较好的一种。*Cache的写策略：*写回法（Write-back）：当CPU对Cache进行写操作时，只修改Cache内容，而不立即写入主存，只有当该Cache块被替换时才写回主存。*写直达法（Write-through）：CPU对Cache写入的同时，也立即写入主存，以保证主存数据的一致性。*写分配法与非写分配法：配合写策略使用，决定写不命中时是否将主存块调入Cache。3.3虚拟存储器*虚拟存储器的基本概念：为用户提供一个比实际主存大得多的“虚拟”存储器，是“主存-辅存”层次的延伸，程序员编程时使用逻辑地址（虚拟地址）。*地址转换：由硬件（MMU，内存管理单元）和操作系统（如页表管理）配合完成，将逻辑地址转换为物理地址。*页面（段）置换算法：与Cache替换策略类似，但面向更大的存储块和更长的访问周期。常用：最佳置换（OPT，理想但不可实现）、先进先出（FIFO，可能出现Belady异常）、最近最久未使用（LRU）、Clock算法（LRU的近似）等。*虚拟存储器的类型：页式虚拟存储器、段式虚拟存储器、段页式虚拟存储器。各有优缺点。本章复习要点：存储层次的概念及局部性原理；Cache的工作原理，三种地址映射方式的优缺点及计算；Cache替换策略和写策略；虚拟存储器的作用，页面置换算法及其特点。第四章：输入输出（I/O）系统4.1I/O系统的基本概念与性能指标*I/O系统的组成：I/O设备、I/O接口、I/O控制部件、相关软件。*性能指标：数据传输率（吞吐量）、响应时间、I/O设备利用率、CPU占用率。4.2I/O设备与主机的连接方式*总线结构：是现代计算机中I/O设备与主机连接的主要方式。总线分类：地址总线、数据总线、控制总线。总线的仲裁、定时（同步、异步）、负载能力等。4.3I/O数据传送控制方式*程序查询方式：CPU主动查询I/O设备状态，若就绪则进行数据传送。CPU效率低。*程序中断方式：I/O设备准备就绪后主动向CPU发出中断请求，CPU暂停当前程序转去处理I/O。CPU效率有所提高。*中断的分类、优先级、嵌套。*中断响应过程：中断请求、中断判优、中断响应、中断处理、中断返回。*直接存储器访问（DMA）方式：由DMA控制器接管总线，直接在I/O设备和主存之间进行数据传送，CPU只需在开始和结束时进行干预。适用于高速大批量数据传送。*DMA的工作过程：预处理、数据传送（DMA控制器控制）、后处理。*DMA与CPU的并行工作方式：停止CPU访问主存、周期挪用、DMA与CPU交替访问。*通道方式和I/O处理机：进一步减轻CPU负担，通道是一种专用的I/O处理部件，能执行通道程序。4.4I/O接口*I/O接口的功能：数据缓冲、信号电平转换、设备选择、控制命令的解释与执行、状态信息的反馈等。*I/O端口的编址方式：统一编址（存储器映射I/O）、独立编址（I/O映射I/O）。本章复习要点：理解各种I/O控制方式（程序查询、中断、DMA）的工作原理、优缺点及适用场合；DMA方式的特点和工作过程；中断的基本概念。第五章：指令流水线技术5.1流水线的基本概念*流水线技术：将一个重复的时序过程分解为若干个子过程，每个子过程由专门的功能部件完成，各子过程在时间上并行进行。类似于工厂的装配线。*流水线的表示：时空图。*流水线的分类：*按处理级别：指令流水线、算术流水线、处理机流水线（宏流水线）。*按是否有反馈：线性流水线、非线性流水线。*按各段时间是否相等：均匀流水线、非均匀流水线。5.2流水线的性能指标*吞吐率（TP）：单位时间内流水线所完成的任务数或输出的结果数。最大吞吐率TP_max=1/t(t为流水线周期，即最慢子过程的时间)。*加速比（S）：不使用流水线时完成一批任务的时间与使用流水线时完成同一批任务的时间之比。*效率（E）：流水线中各功能段的利用率。即n个任务占用的时空区总面积与k个功能段的n个任务的时空区总面积之比（k为流水线段数）。5.3流水线的相关与冲突处理*结构相关（资源相关）：因硬件资源竞争引起。解决方法：资源重复配置、暂停流水线（插入气泡）。*数据相关：后续指令需要用到前面指令的运算结果，而前面指令尚未完成。*类型：写后读（RAW）、读后写（WAR）、写后写（WAW）。*解决方法：定向（旁路、转发）技术、暂停流水线、编译器调度（指令重排）。*控制相关：由转移指令（尤其是条件转移）引起，导致流水线无法确定下一条指令地址。*解决方法：分支预测（静态预测、动态预测）、延迟分支、预取分支目标指令。5.4超标量、超流水线与VLIW技术*超标量流水线：在每个时钟周期内可同时发射多条指令（≥2条），需多个功能部件。*超流水线：将流水线的每个功能段进一步细分，使每个时钟周期内可以完成多条指令的执行（指令发射间隔小于一个时钟周期）。*VLIW（超长指令字）：由编译器静态地将多条能并行执行的指令组合成一条长指令，显式地指明指令间的并行性，硬件结构相对简单。本章复习要点：流水线的基本原理和时空图；掌握吞吐率、加速比、效率的计算；深刻理解并能分析三种相关（结构、数据、控制）及其解决方法；了解超标量、超流水线的基本思想。第六章：并行处理技术基础6.1并行性的概念与等级*并行性：计算机系统在同一时刻或同一时间间隔内完成两种或两种以上性质相同或不同工作的能力。包括同时性和并发性。*并行性等级：*指令内部并行（微操作级）*指令级并行（ILP）：如流水线、超标量*任务级并行或过程级并行：多任务、多进程*作业级或程序级并行*处理机间并行：多处理机系统、计算机网络6.2多处理机系统*多处理机系统的基本结构：*共享存储器多处理机（SMP）：多个处理机通过互连网络共享一个集中式的主存储器。*分布式存储器多处理机（DMP）：每个处理机有自己的本地存储器，通过互连网络进行通信。*互连网络：拓扑结构（总线、环、交叉开关、网格、树、超立方体等）、性能参数（带宽、延迟、吞吐率、容错性）。*Cache一致性问题：在共享存储器多处理机系统中，多个处理机的Cache可能保存同一主存块的副本，当其中一个修改后，如何保证其他副本的一致性。解决协议：监听协议（如MESI）、目录协议。6.3其他并行处理系统简介*阵列处理机（SIMD计算机）：单指令流多数据流，由一个控制单元控制多个处理单元同时执行相同指令，操作不同数据。*向量处理机：能高效执行向量运算，有寄存器-寄存器型和存储器-存储器型。*多线程处理机：支持多个线程的快速切换，以隐藏长延迟操