CN119403150A 半导体器件的制作方法及半导体器件 （深圳市昇维旭技术有限公司）

202311535788.12023.11.16一种半导体器件的制作方法及半导体器件，包至少第二晶圆的目标结构层的部分和第一晶圆的目标结构层的部分采用相同的工艺条件制作而成。通过增大或减小第二晶圆上容置槽的容2根据所述目标结构层的上表面相对于所述第一侧的高度，将所述根据所述第一晶圆上所述偏离区的高度相对于所述正常区根据所述溢出部的厚度H_bulk1计算其在相邻所述栅极之间间隙延伸方向的截面积S_根据所述硅锗体在相邻所述栅极之间间隙延伸方向的截面积S_SiGe以及所述溢出部的截面积S_bulk1，计算所述第二晶圆上所述容置槽在相邻所述栅极之间间隙延伸方向的3其中，L_Trench0为所述第一晶圆的偏离区对应容置槽在相邻所述栅极之间间隙延伸方向的截面周长，L_Trench1为所述第二晶圆的对应所述偏离区的容置槽在相邻所述栅极所述栅极之间间隙延伸方向的截面周长L_Trench通过如下周长计置槽包括远离所述基础层的上部等腰梯形区和靠近所述基础层的下部等腰梯形区，SMD为所述截面周长L_Trench0和所述截面周长L_Trench1均通过所述周长计根据所述容置槽的截面积S_Trench1计算其截面周长L_Trench1，并将所述截面周长L_Trench1和所述截面周长L_Trench0带入所述容置槽的截面积S_在预期的所述溢出部的截面积S_bulk1符合设计要求时，根据所述容置槽的截面积S_9.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述偏离区包括偏薄或者，所述偏离区包括偏厚区，所述对应设计第二晶在至少所述第一晶圆的所述目标结构层的所述偏薄区为0时，所述半导体器件的制作减小制作所述第二晶圆时形成所述目标结构层的厚度，再在至少所述第一晶圆的所述目标结构层的所述偏厚区为0时，所述半导体器件的制作4增大制作所述第二晶圆时形成所述目标结构层的厚度其中，调节制作所述第二晶圆时形成所述目标结构层的5包括基础层以及形成在所述基础层一侧的目标结构层，所述基础层的第一侧设有容置槽，6[0014]根据所述溢出部的厚度H_bulk1计算其在相邻所述栅极之间间隙延伸方向的截面[0015]根据所述硅锗体在相邻所述栅极之间间隙延伸方向的截面积S_SiGe以及所述溢出部的截面积S_bulk1，计算所述第二晶圆上所述容置槽在相邻所述栅极之间间隙延伸方[0023]其中，L_Trench0为所述第一晶圆的偏离区对应容置槽在相邻所述栅极之间间隙延伸方向的截面周长，L_Trench1为所述第二晶圆的对应所述偏离区的容置槽在相邻所述述容置槽包括远离所述基础层的上部等腰梯形区和靠近所述基础层的下部等腰梯形区，[0027]所述截面周长L_Trench0和所述截面周长L_Trench1均通过所述周长计算公式计[0030]将所述截面周长L_Trench1和所述截面周长L_Trench0带入所述容置槽的截面积[0031]在预期的所述溢出部的截面积S_bulk1符合设计要求时，根据所述容置槽的截面积S_Trench1形成所述容置槽，在预期的所述溢出部的截面积S_bulk1不符合设计要求时，7[0035]在至少所述第一晶圆的所述目标结构层的所述偏薄区为0时，所述半导体器件的[0037]在至少所述第一晶圆的所述目标结构层的所述偏厚区为0时，所述半导体器件的工艺条件制作第二晶圆。由于第一晶圆和第二晶圆的目标结构层采用相同的工艺条件制8本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，描述的本申请各个实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。层还可包括衬底100以及形成在衬底100上的一个或多个功能层，目标结构层200形成在远9设计第二晶圆上对应偏离区的容置槽110的容积，即增大或减小第二晶圆上对应偏离区的[0068]需要说明的是，目标结构层200可以是一道工艺形成的一个结构层，目标结构层结构层200几乎所有区域均在正常区201的取值区间内，即提高了目标结构层200的膜层厚标结构层200相对于第一侧101的高度等于溢出部222的[0077]由于第一晶圆和第二晶圆的目标结构层200采用相同的工艺条件制作，两者的体作第二晶圆时增大偏薄区202对应的容置槽110的容积，可增大目标结构层200的对应偏薄[0079]至少第一晶圆的目标结构层200的偏薄区202为0，即目标结构层200具有正常区200的时间，以减小目标结构层200的厚度，再根据预期形成的目标结构层200划分正常区偏厚区203的溢出部222厚度，使目标结构层200几乎所有区域均在正常区201的取值区间[0081]至少目标结构层200的偏厚区203为0，即目标结构层200具有正常区201和偏薄区[0085]采用嵌入式硅锗(EmbeddedSiGe)技术制作P型金属氧化物半导体晶体管(PMOS，500两侧的衬底100上形成有作为源漏极沟槽的容[0088]帽600形成在硅锗体远离衬底100一侧，金属层700形成在帽600和栅电极400远离方向通入反应气体只能在一定程度上改善晶圆10的边缘区的硅锗体膜层金属离子容易扩散到相邻硅锗体之间的沟道[0093]采用本实施例中半导体器件的制作方法制作P型晶体管半导体器件的硅锗体，可保证硅锗体的上表面高于衬底100的第一侧101的程度均匀，避免溢出部222过薄，金属层[0095]由于硅锗体中外延层220体积大于种子层210体积，第二晶圆的外延层220和第一[0098]根据溢出部222的厚度H_bulk1计算其在相邻栅极之间间隙延伸方向的截面积S_[0099]根据硅锗体在相邻栅极之间间隙延伸方向的截面积S_SiGe以及溢出部222的截面使其在正常区201的取值区间内。容置槽110的截面积S_Trench1与掩埋部221的截面积相[0104]根据以上容置槽110的截面积计算公式可计算出第一晶圆的容置槽110的截面积[0106]综上，设定制作第二晶圆时溢出部222的厚度H_bulk1，根据溢出部222的厚度H_层200中至少外延层220采用外延工艺制备时，外延层220的晶向可与衬底100的晶向相关，222的顶角近似相等，因此可根据制作第二晶圆时设定的溢出部222的厚度H_bulk1计算出[0113]采用硅锗体截面积S_SiGe减去溢出部222截面积S_bulk1，计算容置槽110的截面[0114]在一些实施例中，第二晶圆的容置槽110的截面积S_Trench1和L_Trench1符合下[0116]其中，L_Trench0为第一晶圆的偏离区对应容置槽在相邻栅极之间间隙延伸方向的截面周长，L_Trench1为第二晶圆的对应偏离区的容置槽在相邻栅极之间间隙延伸方向和L_Trench0的值带入第二晶圆的容置槽110的截面积S_Trench1计算公式，可求解计算出[0119]在一些实施例中，容置槽110在相邻栅极之间间隙延伸方向的截面周长L_Trench[0122]虽然容置槽110为凸六边形槽，但种子层210形成在容置槽110的内侧壁，外延层[0124]根据容置槽110的截面积S_Trench1计算其截面周长L_Trench1，并计算第一晶圆[0125]将截面周长L_Trench1和截面周长L_Trench0带入容置槽110的截面积S_Trench1[0126]在预期的溢出部的截面积S_bulk1符合设计要求时，根据容置槽110的截面积S_出部的厚度H_bulk1及对应的溢出部的截面积S_bulk1，直至预期的溢出部的截面积S_可以理解，不同晶向上刻蚀速率差异过大可以导致一些晶向所对应的容置槽110的面上的构层200，基础层的第一侧101设有容置槽110，目