VerilogHDL负责数字电路设计（AI助学版）课件_第1页
VerilogHDL负责数字电路设计（AI助学版）课件_第2页
VerilogHDL负责数字电路设计（AI助学版）课件_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

设计要求说明：说明设计的功能，实现输入矢量X、输出矢量Y功能。对函数Y=S(X)的完整电路描述1.4.2设计流程行为级描述：根据设计定义，具体描述输入输出信号之间的逻辑关系，侧重于从功能行为层面进行描述，不涉及具体硬件实现细节RTL级描述：寄存器传输级描述，描述寄存器之间数据如何流动，给出数据之间的逻辑关系。精确的描述每个时钟的数据流动过程，包括数据之间进行的逻辑运算和存储功能验证与测试：测试用HDL级描述的电路功能，验证电路功能是否与行为描述的功能一致。电路的HDL功能描述是指用门级描述和RTL级描述的可综合的代码。仿真激励信号也是用HDL描述的信号发生器逻辑综合与时序验证：逻辑综合是利用EDA工具，把用HDL语言描述的电路翻译为指定工艺库的门级网表表示的电路系统。由于网表中的逻辑器件是特定的工艺库的物理器件，这些器件含有延时信息。因此，此处的时序验证为静态时序分析。也就是，EDA工具的逻辑综合工具把RTL描述翻译为指定工艺库的门级网表时，必须要满足时序的要求。逻辑综合得到的门级网表就是满足时序要求的网表逻辑验证与测试：此时的门级网表含有器件延时，对门级网表进行时序功能仿真测试，验证该网表功能是否与行为描述的所有功能一致自动布局布线：利用EDA工具，在时序约束下，把门级网表在硅片上进行布局和布线，得到集成电路加工用的版图。版图常规验证项目有：设计规则的验证，简称DRC（Design Rule Check）；电学规则检查，简称ERC（Electrical Rule Check）；版图与电路一致性检查，简称LVS（Layout VS Schematic）版图验证：版图参数提取，简称LPE（Layout Parameter Extraction），此时的网表含有器件延时和互连线延时，对门级网表进行时序功能仿真测试，验证该网表功能是否与行为描述的所有功能一致。由于电路的工作环境电压和温度是在一定范围内变化，对于不同的供电电压

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论