VerilogHDL负责数字电路设计（AI助学版）课件_第1页
VerilogHDL负责数字电路设计（AI助学版）课件_第2页
VerilogHDL负责数字电路设计（AI助学版）课件_第3页
VerilogHDL负责数字电路设计（AI助学版）课件_第4页
VerilogHDL负责数字电路设计（AI助学版）课件_第5页
全文预览已结束

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

15.1UDP基础//UDP名称和端口列表<udp_name>(<output_terminal_name>//只允许有一个输出<input_terminal_names>);//端口属性primitive类型声明output<output_terminal_name>;input<input_terminal_names>;//可选，对于时序逻辑UDP才需要reg<output_terminal_name>;

//UDPinitialization可选，对于时序逻辑UDP才需要initial<output_terminal_name>=<value>;//UDP状态表table<tableentries>endtable//UDP定义结束语句endprimitive1.UDP定义：用户定义原语以关键字primitive开始，endprimitive结束1）UDP的每个输入端口都是一位的标量，但允许有多个输入端口2）UDP只支持一位输出端口，并且只能出现在端口列表的第一个位置，不允许有多个输出端口3）在端口属性声明部分，输出端口用关键字output声明。在表示时序逻辑的UDP中，输出端口还必须要声明为reg类型4）在端口属性声明部分，输入端口用关键字input声明2.UDP规则5）在表示时序逻辑的UDP中，可以用initial语句对输出端口的值进行初始化，也可以不进行初始化。6）状态表中，输入和输出端口的逻辑值，可以是0、1或x，不使用z值。如果输入是z值，将被视为x值处理。“？”代表无关项（don'tcare），表示该位置可以是0、1或x中的任意值。7）UDP与模块一样，不能在模块内部定义，但可以像模块和内置门级原语一样进行实例化调用。8）UDP不支持双向端口。2.

UDP规则15.2组合逻辑UDPprimitiveudp_mux2(out,in0,in1,sel);//UDP名称和端口列表outputout;//端口属性类型声明inputin0,in1,sel;table//UDP状态表//in0in1sel:out1?0:1;0?0:0;?11:1;?01:0;00x:0;11x:1;endtable//状态表结束endprimitive//udp_mux21.组合逻辑UDP描述状态表的描述的语法形式为：

<输入1><输入2>...<输入N>:<输出>;注意：1）状态表中每一行中<input#>的顺序必须与它们在端口列表中的出现顺序相同2）状态表中所有输入与输出之间用“:”隔开，输入之间用空格符隔离3）状态表中每一行以“;”结束4

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论