VerilogHDL负责数字电路设计（AI助学版）课件_第1页
VerilogHDL负责数字电路设计（AI助学版）课件_第2页
VerilogHDL负责数字电路设计（AI助学版）课件_第3页
VerilogHDL负责数字电路设计（AI助学版）课件_第4页
全文预览已结束

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

11.2双向信号的建模双向信号线电路图

VerilogHDL建模moduleIN_OUT_D(D,RD,D_OUT,D_IN);inputRD,D_OUT;outputD_IN;inoutD;bufif1BUFIF1(D,D_OUT,RD);bufBUF(D_IN,D);endmodule在集成电路电路设计中，双向信号一般在电路的顶层模块中进行这样实例引用的方式进行建模bufif1和buf的选择根据厂家提供的库，根据电路的具体使用环境，要求的驱动能力，选择合适的驱动器buf和三态器件bufif双向信号在芯片电路的内部不采用，因为双向信号连接的模块太多，会造成驱动问题通常情况下，把输入和输出分成两条线，在顶层模块合成双向信号线数据流建模moduleIN_OUT_D(D,RD,D_OUT,D_IN);inputRD,D_OUT;outputD_IN;inoutD;assignD_IN=D;assignD=(RD)?D_OUT:1'bz;endmodule在FPGA电路设计中，双向信号一般在电路的顶层模块中进行数据流建模，因为FPGA的引脚PAD和驱动BUF是确定的把信号从D端输入通过控制RD，把D_OUT上的信号通过D输出moduleIN_OUT_D(D,RD,D_OUT,D_IN);inputRD,D_OUT;outputD_IN;inoutD;bufif1BUFIF1(D,D_OUT,RD);bufBUF(D_IN,D);endmodulemoduleinoutD_stimulus;regRD,D_OUT;wireD,D_IN;regclk;IN_OUT_Dtt(D,RD,D_OUT,D_IN);initialclk=0;always#20clk=~clk;initialD_OUT=0;always#40D_OUT=~D_OUT;initialbeginRD=1'b0;forceD=clk;#500releaseD;#100RD

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论